第5章存储器

1、第第5 5章章 存储器存储器第第5章章 存储器存储器随机存储器（随机存储器（RAM）5.2存储器的设计方法存储器的设计方法5.4半导体存储器半导体存储器5.1只读存储器（只读存储器（ROM）5.3第第5章章 复习题复习题第第5章章 存储器存储器存储器是计算机内部具有记忆功能的部件，是微型计算存储器是计算机内部具有记忆功能的部件，是微型计算机系统中必不可少的组成部分，用来存放计算机系统工作时机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息所用的信息程序和数据。程序和数据。 存储器根据在计算机系统中的地位可分为存储器根据在计算机系统中的地位可分为内存储器内存储器（简（简称内存）或主存

2、储器（简称主存）和称内存）或主存储器（简称主存）和外存储器外存储器（简称外存）（简称外存）或辅助存储器（简称辅存）。或辅助存储器（简称辅存）。 内存储器通常由半导体存储器组成，本章主要介绍半导内存储器通常由半导体存储器组成，本章主要介绍半导体存储器。体存储器。 第第5章章 存储器存储器存储器存储器内存储器内存储器外存储器外存储器磁存储器（磁芯、磁鼓、磁带、磁盘等）磁存储器（磁芯、磁鼓、磁带、磁盘等）光存储器光存储器随机存储器随机存储器RAM只读存储器只读存储器ROM双极型双极型RAMMOS型型RAM掩模掩模ROM 可编程可编程PROM可擦除可擦除PROMEPROME2PROMF L A S H

3、 ROM静态静态RAM动态动态RAM图图5-1 5-1 存储器的分类存储器的分类第第5章章 存储器存储器5.1 半导体存储器半导体存储器半导体存储器是一种能存储二值信息的大规模集成电路，半导体存储器是一种能存储二值信息的大规模集成电路，具有集成度高、体积小、可靠性高、外围电路简单且易于接具有集成度高、体积小、可靠性高、外围电路简单且易于接口、便于自动化批量生产等特点。口、便于自动化批量生产等特点。 5.1.1 概述概述 半导体存储器内部的存储单元分配了相应的地址。半导体存储器内部的存储单元分配了相应的地址。 CPU通过数据总线、地址总线和控制总线与内存储器通过数据总线、地址总线和控制总线与内存

4、储器（半导体存储器）进行程序和数据的传送。（半导体存储器）进行程序和数据的传送。 第第5章章 存储器存储器1内存储器的基本结构内存储器的基本结构CPU控制总线控制总线数据总线数据总线地址总线地址总线时序时序/控制控制存储体存储体MBMARMDR地地址址译译码码器器读读写写驱驱动动器器图图5-2 内存储器的基本结构内存储器的基本结构第第5章章 存储器存储器2存储器中的数据组织存储器中的数据组织在微机系统中，内存都以字节编址，即一个存储地址对在微机系统中，内存都以字节编址，即一个存储地址对应一个应一个8位的存储单元，叫做位的存储单元，叫做字节单元字节单元。用符号。用符号B表示表示 。1KB=102

5、4B, 1MB=1024KB, 1GB=1024MB作为一个整体一次存放或取出内存储器的数据称为作为一个整体一次存放或取出内存储器的数据称为“存存储字储字” 。 1字字=2字节，双字字节，双字=4字节字节在在8086系统中，系统中，16位存储字的地址是位存储字的地址是2个字节单元中最个字节单元中最低端的字节单元的地址，该最低端字节单元中存放的是低端的字节单元的地址，该最低端字节单元中存放的是16位位字中的低字中的低8位。位。 第第5章章 存储器存储器例如，双字例如，双字12345678H存放在内存中的情况如图存放在内存中的情况如图5-3所示，所示，占有占有30100H30103H 4个地址的字

6、节单元，最低字节个地址的字节单元，最低字节78H存存放在放在30100H中，则该中，则该32位双字字的地址即为位双字字的地址即为30100H。 30100H30103H78H56H34H12H图图 3232位存储字的存放情况位存储字的存放情况第第5章章 存储器存储器5.1.2 半导体存储器的分类半导体存储器的分类半导体存储器按照存取功能可以分为半导体存储器按照存取功能可以分为随机存储器随机存储器和和只读存储器只读存储器两大类。两大类。1.随机存储器（随机存储器（Random Access Memory，简称，简称RAM）RAM在在CPU执行程序中就可以随时向存储器里写入数据或从中读执行程序中就

7、可以随时向存储器里写入数据或从中读出数据。出数据。 2.只读存储器（只读存储器（Read-Only Memory，简称，简称ROM） ROM正常工作状态下只能从中读取数据，而不能写入数据。正常工作状态下只能从中读取数据，而不能写入数据。 ROM的优点是电路结构简单，而且断电以后数据也不丢失的优点是电路结构简单，而且断电以后数据也不丢失 。第第5章章 存储器存储器5.1.3 半导体存储器的主要技术指标半导体存储器的主要技术指标1存储容量存储容量存储容量指存储器能存放的二进制信息有多少个，存储存储容量指存储器能存放的二进制信息有多少个，存储容量越大，说明它能存储的信息量越多。容量越大，说明它能存储

8、的信息量越多。 存储器中的一个基本存储单元能存储二进制数据的位数存储器中的一个基本存储单元能存储二进制数据的位数（也就是每次可以读（写）的二值代码位数）叫做（也就是每次可以读（写）的二值代码位数）叫做存储器的存储器的字长字长；存储器中基本存储单元的数量，也就是输入地址代码；存储器中基本存储单元的数量，也就是输入地址代码的数量，叫做的数量，叫做存储器的字数存储器的字数，所以存储器的：，所以存储器的： 存储容量存储容量=字数与字长的乘积。字数与字长的乘积。 第第5章章 存储器存储器2存取时间存取时间存储器的存取时间一般用读（或写）周期来描述，连续存储器的存取时间一般用读（或写）周期来描述，连续两次

9、读取（或写入）操作所间隔的最短时间称为读（或写）两次读取（或写入）操作所间隔的最短时间称为读（或写）周期。读（或写）周期短，即存取时间短，存储器的工作速周期。读（或写）周期短，即存取时间短，存储器的工作速度就高。度就高。 3可靠性可靠性存储器的可靠性一般是指存储器对电磁场及温度等参数存储器的可靠性一般是指存储器对电磁场及温度等参数变化的抗干扰能力，通常用平均无故障时间变化的抗干扰能力，通常用平均无故障时间MTBF（Mean Time Between Failures）来衡量，）来衡量，MTBF越长，存储器的可靠越长，存储器的可靠性越高。性越高。第第5章章 存储器存储器4功耗和集成度功耗和集成度

10、功耗反映存储器耗电的多少，集成度是指一片数平方毫功耗反映存储器耗电的多少，集成度是指一片数平方毫米的芯片上能集成多少个基本存储元件。双极型存储器功耗米的芯片上能集成多少个基本存储元件。双极型存储器功耗比比MOS型存储器大，发热的程度也高，所以双极型存储器型存储器大，发热的程度也高，所以双极型存储器的集成度比的集成度比MOS型存储器低。型存储器低。5性能价格比性能价格比存储器的综合性能指标包括以上几项，存储器的成本在存储器的综合性能指标包括以上几项，存储器的成本在计算机成本中占很大比重。存储器的性能价格比反映了存储计算机成本中占很大比重。存储器的性能价格比反映了存储器选择方案的优劣。器选择方案的

11、优劣。 第第5章章 存储器存储器5.2 随机存储器（随机存储器（RAM）5.2.1 RAM芯片的内部结构芯片的内部结构随机存储器一般由存储矩阵、地址译码器和输入随机存储器一般由存储矩阵、地址译码器和输入/输出输出控制电路三部分组成，如图所示。控制电路三部分组成，如图所示。 存储矩阵存储矩阵地址译码器地址译码器地址输入地址输入控制信号输入控制信号输入输入输入/ /输出控制电路输出控制电路数据输入数据输入/ /输出输出第第5章章 存储器存储器1存储矩阵存储矩阵一个存储器内有许多字存储单元，一般按矩阵形式排列，一个存储器内有许多字存储单元，一般按矩阵形式排列，排成排成n行和行和m例。例。 X31A4

12、A3A2A1A0Y7Y0Y1X0X1列地址译码器列地址译码器行地址译码器行地址译码器A7 A6 A5第第5章章 存储器存储器2地址译码器地址译码器通过地址译码器对输入地址进行译码输出选择相应的地通过地址译码器对输入地址进行译码输出选择相应的地址单元。址单元。在大容量存储器中，一般采用双译码结构，即有在大容量存储器中，一般采用双译码结构，即有行地址行地址和和列地址列地址，分别由行地址译码器和列地址译码器译码。行地，分别由行地址译码器和列地址译码器译码。行地址和列地址共同决定一个地址单元。址和列地址共同决定一个地址单元。地址单元个数地址单元个数N与二进制地址码的位数与二进制地址码的位数n有以下关系

13、有以下关系 N=2n即即n条地址线的最大寻址空间为条地址线的最大寻址空间为2n个存储单元个存储单元。3输入（写）输入（写） 输出（读）控制电路输出（读）控制电路RAM中的读中的读写控制电路除了对存储器实现读或写操作写控制电路除了对存储器实现读或写操作的控制外，为了便于控制，还需要一些其他控制信号。下图的控制外，为了便于控制，还需要一些其他控制信号。下图是一个简单的读是一个简单的读写控制电路，不仅有读写控制电路，不仅有读/写控制信号写控制信号R/ ，还有片选控制信号，还有片选控制信号 。 WCSDDG2G1G3G4G5R/WI/O&CScpu3输入（写）输入（写） 输出（读）控制电路输出

14、（读）控制电路读读/写控制信号写控制信号R/ R/ =1 ；读存储器中的数据；读存储器中的数据R/ =0 ；向存储器写入数据；向存储器写入数据片选控制信号片选控制信号 低电平有效低电平有效 =1，存储器不工作，存储器不工作 =0 ，存储器工作，存储器工作WCSWWCSCS第第5章章 存储器存储器5.2.2 RAM存储元件存储元件存储元件可以存放一位二进制数据。按工作原理不同可存储元件可以存放一位二进制数据。按工作原理不同可以分为以分为静态存储元件静态存储元件和和动态存储元件动态存储元件。 1静态静态RAM中存储元件中存储元件 静态静态RAM靠触发器保存数据，存取速度快，只要不断靠触发器保存数据

15、，存取速度快，只要不断电，数据就能长久保存。电，数据就能长久保存。一般静态一般静态RAM 的集成度较低，成本较高。的集成度较低，成本较高。第第5章章 存储器存储器数据线数据线存储元件存储元件位线位线B行选择线行选择线XiVDDVDDT3T4T1T2T6T5T8T7Yj列选择线列选择线DD图图5-7 六管静态存储元件六管静态存储元件 第第5章章 存储器存储器2动态动态RAM中存储元件中存储元件动态动态RAM存储数据的原理是靠存储数据的原理是靠MOS管栅极电容的电荷管栅极电容的电荷存储效应，充上电荷存入存储效应，充上电荷存入“1”，未充电荷存入，未充电荷存入“0”。由于漏电流的存在，栅极电容上存储

16、的数据（电荷）不由于漏电流的存在，栅极电容上存储的数据（电荷）不能长期保持，必须定期给电容补充电荷，以免数据能长期保持，必须定期给电容补充电荷，以免数据丟丟失，这失，这种操作称为刷新。种操作称为刷新。 在硬件系统中要设置相应的刷新电路来完成动态在硬件系统中要设置相应的刷新电路来完成动态RAM 的刷新，增加了硬件系统的复杂程度的刷新，增加了硬件系统的复杂程度 。第第5章章 存储器存储器存储存储元件元件行选择线行选择线Xi写位线写位线读位线读位线T3T2CT11&VDDR/WT5T4DIDOYj列选择线列选择线图图5-8 三管动态存储元件三管动态存储元件 第第5章章 存储器存储器5.2.3

17、 RAM操作的时序操作的时序为保证存储器正确地工作，加到存储器的地址、数据和为保证存储器正确地工作，加到存储器的地址、数据和控制信号之间存在一种时间制约关系，把这种关系叫做时序。控制信号之间存在一种时间制约关系，把这种关系叫做时序。 1 RAM读操作时序读操作时序tRC读出单元地址读出单元地址ADDRCStACSI/O读出数据读出数据tAA第第5章章 存储器存储器2 RAM写操作时序写操作时序tWC写入单元地址写入单元地址ADDRCSR/WI/OtAStWPtWR写入数据写入数据tDWtDH第第5章章 存储器存储器5.2.4 集成集成RAM芯片介绍芯片介绍 1SRAM芯片芯片 6264(后后2

18、位是位是容量容量)存储容量：存储容量：8K8位位 引脚数：引脚数：28条条地址线：地址线：13条条 A0A12（地址空间（地址空间8K=213）数据线：数据线：8条条I/O 0 I/O 7控制线：控制线：4条（片选条（片选2条，条，读允许读允许1条，写允许条，写允许1条）条）电源线：电源线：2条条 GND, VccNC1A122A73A64A55A46A37A28A19A010I/O0111213GND1415I/O416I/O517I/O618I/O719CE120A1021OE22A1123A924A825CE226WE27VCC286264I/O1I/O2I/O3第第5章章 存储器存储器

19、引脚引脚工作方式工作方式 1 1 2 2I/OI/O7 7I/OI/O0 0未选中未选中V VIHIH任意任意任意任意任意任意高阻高阻任意任意V VILIL输出禁止输出禁止V VILILV VIHIHV VIHIHV VIHIH高阻高阻读出读出V VILILV VIHIHV VILILV VIHIHD DOUTOUT写入写入V VILILV VIHIHV VIHIHV VILIL D DININ6264的工作方式的工作方式 ：通过：通过4条控制线的组合可以实现对条控制线的组合可以实现对6264的读写控制，具体见下表。的读写控制，具体见下表。CECEOEWE第第5章章 存储器存储器2 DRAM芯

20、片芯片 41256 (后后3位数字表示容量位数字表示容量)DRAM芯片芯片 41256是是256K1位的。由于位的。由于DRAM集成度集成度高，存储容量大，因此需要的地址引线就多。高，存储容量大，因此需要的地址引线就多。DRAM一般都一般都采用行、列地址分时输入芯片内部地址锁存器的方法，为减采用行、列地址分时输入芯片内部地址锁存器的方法，为减少芯片外部引线数量，从而外部地址线数量减少一半。少芯片外部引线数量，从而外部地址线数量减少一半。 片选信号：片选信号：RAS（低电平有效）（低电平有效）行选通行选通RAS 、列选通、列选通CAS、写使能写使能WE 都是低电平：写入数据都是低电平：写入数据行

21、选通行选通RAS 、列选通、列选通CAS低电平低电平写使能写使能WE 高电平：读出数据高电平：读出数据A8A0WECASRASDOUTDIN第第5章章 存储器存储器5.3 只读存储器（只读存储器（ROM）5.3.1 ROM芯片的内部结构芯片的内部结构 存储矩阵存储矩阵地址译码器地址译码器地址输入地址输入输出控制电路输出控制电路数据输出数据输出控制信号输入控制信号输入第第5章章 存储器存储器5.3.2 集成集成ROM芯片介绍芯片介绍12764的引脚功能的引脚功能 地址线：共地址线：共13条；条；数据线：共数据线：共8条，条，存储容量：存储容量：8K8位位 控制线：片选和输出选通；控制线：片选和输

22、出选通；VCC：电源；：电源；VPP：编程电源；：编程电源；GND：地线；：地线；PGM：编程脉冲输入线；：编程脉冲输入线；VPP1A122A73A64A55A46A37A28A19A010D0111213GND1415D416D517D618D719CE20A1021OE22A1123A924A825NC26PGM27Vcc282764D1D2D3第第5章章 存储器存储器22764的工作方式的工作方式（1）读出方式）读出方式2764的主要工作方式。片选信号和输出允许信号都为低的主要工作方式。片选信号和输出允许信号都为低电平。电平。（2）维持方式）维持方式当片选信号为高电平，即无效时，就使芯片

23、进入维持方当片选信号为高电平，即无效时，就使芯片进入维持方式。此时数据线处于高阻状态，芯片功耗降为式。此时数据线处于高阻状态，芯片功耗降为200 mW。（3）编程方式（用于烧写）编程方式（用于烧写ROM）当片选信号低电平有效、输出允许信号无效，当片选信号低电平有效、输出允许信号无效，VPP端外端外接接25V电压，编程脉冲端接入编程脉冲，即可实现编程。电压，编程脉冲端接入编程脉冲，即可实现编程。第第5章章 存储器存储器（4）检验方式）检验方式此方式和编程方式配合使用，在每次写入此方式和编程方式配合使用，在每次写入1个字节数据个字节数据之后，紧接着将写入的数据读出，为检验编程结果是否正确。之后，紧

24、接着将写入的数据读出，为检验编程结果是否正确。各信号状态类似读出方式，但各信号状态类似读出方式，但VPP在编程电压。在编程电压。（5）禁止编程）禁止编程VPP接编程电压，但片选为无效，不能进行编程操作。接编程电压，但片选为无效，不能进行编程操作。EPROM与与CPU连接时处于正常工作方式，处于读出方连接时处于正常工作方式，处于读出方式或维持方式；式或维持方式；EPROM与编程器连接时，处于编程、检验与编程器连接时，处于编程、检验或禁止编程方式。或禁止编程方式。 第第5章章 存储器存储器 引脚引脚 工作方式工作方式(20)(20)(22)(22)(27)(27)Vpp/VVpp/V(1)(1)V

25、cc/VVcc/V(28)(28)输出输出读出读出LLH+5+5+5+5D DOUTOUT维持维持H任意任意任意任意+5+5+5+5高阻高阻编程编程LH正脉冲正脉冲+25+25+5+5D DININ检验检验LLH+25+25+5+5D DOUTOUT禁止编程禁止编程H任意任意任意任意+25+25+5+5高阻高阻CEOEPGM表表5-3 27645-3 2764工作方式选择工作方式选择第第5章章 存储器存储器5.4 存储器的设计方法存储器的设计方法用若干片存储器芯片和相关组合逻辑电路构成存储器子用若干片存储器芯片和相关组合逻辑电路构成存储器子系统的方法叫做系统的方法叫做存储器的设计方法存储器的设

26、计方法。在进行存储器设计时，要考虑所设计的问题：在进行存储器设计时，要考虑所设计的问题：存储器特性、数据线条数、存储器容量、存储器特性、数据线条数、存储器容量、存储器地址空存储器地址空间范围、与间范围、与CPU的连接的连接、读写时间等。、读写时间等。第第5章章 存储器存储器5.4.1 存储器芯片的选择存储器芯片的选择1存储器芯片类型的选择存储器芯片类型的选择 选选ROM还是还是RAM ？速度、时序、性价比的选择等？速度、时序、性价比的选择等2存储器芯片容量的选择存储器芯片容量的选择 根据给定的总设计容量来选择根据给定的总设计容量来选择 ，如果存储器芯片容，如果存储器芯片容量不够时，要进行容量扩

27、展量不够时，要进行容量扩展（字扩展字扩展） 。3存储器芯片数据线条数的选择存储器芯片数据线条数的选择 根据根据CPU的数据总线条数来选择。如果存储器芯片的数据总线条数来选择。如果存储器芯片数据线条数少于数据线条数少于CPU的数据总线条数，就要对存储器芯片进的数据总线条数，就要对存储器芯片进行行位扩展位扩展第第5章章 存储器存储器5.4.2 存储器容量的扩展存储器容量的扩展由于单片存储器芯片的容量有限，很难满足实际的需要，由于单片存储器芯片的容量有限，很难满足实际的需要，因此，必须将若干存储器芯片连在一起才能组成足够容量的因此，必须将若干存储器芯片连在一起才能组成足够容量的存储器子系统，这就叫做

28、存储器子系统，这就叫做存储器容量的扩展存储器容量的扩展，按扩展方式不同主要分为：按扩展方式不同主要分为：（1）位扩展：存储器芯片的数据线条数少于）位扩展：存储器芯片的数据线条数少于CPU的数的数据总线条数；据总线条数；（2）字扩展：存储器芯片的字容量小于实际的需要字）字扩展：存储器芯片的字容量小于实际的需要字数。数。第第5章章 存储器存储器1位扩展位扩展将多片将多片ROM或或RAM组合成位数更多的存储器。组合成位数更多的存储器。位扩展的方法：把相同类型的多片存储器芯片的地址线位扩展的方法：把相同类型的多片存储器芯片的地址线并联、片选线并联、读写控制线并联，数据线单独引出。并联、片选线并联、读写

29、控制线并联，数据线单独引出。 例子：用例子：用8片容量为片容量为1K1b（位）的（位）的RAM芯片来扩充芯片来扩充为为1K8b的的RAM存储器系统，连线方法如下：存储器系统，连线方法如下：每个每个1K1b RAM芯片有芯片有10根地址线，把根地址线，把8片的片的10根地根地址线都并联起来，址线都并联起来，8个该芯片共用一个片选线和读写控制线，个该芯片共用一个片选线和读写控制线，每个该芯片的每个该芯片的1根数据线单独引出。连线见下图。根数据线单独引出。连线见下图。第第5章章 存储器存储器D7I/O1K1bA9A0CSR/WA0A9R/WCSD1I/O1K1bA9A0CSR/WD0I/O1K1bA

30、9A0CSR/W图图5-16 5-16 存储器的位扩展存储器的位扩展 扩展后扩展后 ，该存储器系统的，该存储器系统的地址范围为：地址范围为：000H - 3FFH000H - 3FFH第第5章章 存储器存储器2字扩展字扩展字扩展的应用场合：在数据位数满足存储器系统设计要字扩展的应用场合：在数据位数满足存储器系统设计要求的前提下，所选用的存储芯片的字数小于所设计的存储器求的前提下，所选用的存储芯片的字数小于所设计的存储器系统需要的字数。字扩展实际就是存储容量的扩展，需要将系统需要的字数。字扩展实际就是存储容量的扩展，需要将多片所选用的存储器芯片接成一个字数更多的存储器系统。多片所选用的存储器芯片

31、接成一个字数更多的存储器系统。字扩展的方法：将存储器芯片的地址线、数据线、读写字扩展的方法：将存储器芯片的地址线、数据线、读写控制线并联，由不同的片选信号来区分各个存储器芯片所占控制线并联，由不同的片选信号来区分各个存储器芯片所占据的不同地址空间范围。据的不同地址空间范围。 第第5章章 存储器存储器2字扩展字扩展例子：用例子：用4片片16K8b的的ROM芯片组合成芯片组合成64K8bROM存储器系统。已知：每片存储器系统。已知：每片16K8b 的的ROM芯片有芯片有14根地址根地址线，线，8根数据线。字扩展的方法：根数据线。字扩展的方法：（1） 4片片16K8b 的的ROM芯片的芯片的8根数据

32、线都并联根数据线都并联（2）4片片16K8b 的的ROM芯片共用一个输出允许线芯片共用一个输出允许线OE第第5章章 存储器存储器2字扩展字扩展（3）地址线的连接）地址线的连接由所设计的由所设计的64K8bROM存储器系统，知道其地址线存储器系统，知道其地址线应该有应该有16条，地址范围是条，地址范围是0000HFFFFH. 而选用的每片而选用的每片16K8b 的的ROM芯片有芯片有14根地址线，可以得到：根地址线，可以得到：(a) 把把4片片16K8b 的芯片的的芯片的14根地址线根地址线A0A13都并联都并联(b)所设计的所设计的64K8bROM存储器系统的高存储器系统的高2位地址线位地址线

33、A14 、A15 分别与分别与2-4译码器译码器74LS139的的2个输入端连接，个输入端连接，该译码器的该译码器的4个输出端分别和个输出端分别和4片片16K8b 芯片的片选线芯片的片选线CS连接。连接。A15 A14 (00时，选中时，选中CS0 ; 01时，选中时，选中CS1; 10时，选中时，选中CS2 10; 11 ，选中，选中CS23) 第第5章章 存储器存储器补：补：2-4译码器译码器 74LS139（2个输入，个输入，4个输出）个输出）A、B 译码地址输入端译码地址输入端 G1、G2 选通端（低电平有效）选通端（低电平有效） Y0Y3 译码输出端（低电平有效）译码输出端（低电平有

34、效） 74LS139的真值表如下的真值表如下GBAY3Y2Y1Y01xx11110001110001110101010110110111第第5章章 存储器存储器图图5-17 5-17 存储器的字扩展存储器的字扩展D7OEA13A0CSOEA0A13CS0D0A13A0CSOED016K8b（1）A13A0CSOED7A13A0CSOED0D7D0D7D0D7CS1CS2CS32-42-4译码器译码器A14A1516K8b（2）16K8b（3）16K8b（4）第第5章章 存储器存储器2字扩展字扩展（4）4个存储器芯片所占据的不同地址空间范围个存储器芯片所占据的不同地址空间范围:由由 A15 A1

35、4 (00时，选中时，选中CS0 ; 01时，选中时，选中CS1; 10时，选中时，选中CS2 10; 11 ，选中，选中CS23)得到得到4个个16K8b的的ROM芯片所占据的地址空间范围芯片所占据的地址空间范围第第1片（片（A15 A14 =00） 0000H 3FFFH , 共共16K第第2片（片（A15 A14 =01） 4000H 7FFFH , 共共16K第第3片（片（A15 A14 =10） 8000H BFFFH , 共共16K第第4片（片（A15 A14 =11） C000H FFFFH , 共共16K4个个16K8b的的ROM芯片合计所占据的地址空间为：芯片合计所占据的地址

36、空间为：0000H FFFFH (共共64K) 。 第第5章章 存储器存储器如果存储器芯片的数据位数和字数都不够用时，存储器需要如果存储器芯片的数据位数和字数都不够用时，存储器需要字扩展字扩展和和位位扩展扩展同时进行。同时进行。假设需要存储容量为假设需要存储容量为MN位存储器，若使用存储器容量为位存储器，若使用存储器容量为KL位的存位的存储器芯片进行字位扩展，那么需要储器芯片进行字位扩展，那么需要M/KN/L个该存储器芯片。连接时个该存储器芯片。连接时先按先按N/L个该存储器芯片分组进行位扩展方式连接，然后再把各组存储个该存储器芯片分组进行位扩展方式连接，然后再把各组存储器芯片按字扩展方式连接

37、，这样便构成了存储容量为器芯片按字扩展方式连接，这样便构成了存储容量为MN位存储器。位存储器。举例：举例： M=256KB, N=8 , K=32KB , L=4, 那么需要那么需要M/KN/L=82=16个个 32KB4位的存储器芯片位的存储器芯片连接时按连接时按N/L=2个该存储器芯片分组，先进行位扩展方式连接个该存储器芯片分组，先进行位扩展方式连接;然后再把然后再把8组（组（ 每组每组2个）存储器芯片按字扩展方式连接。个）存储器芯片按字扩展方式连接。第第5章章 存储器存储器5.4.3 存储器与存储器与CPU的连接的连接CPU对存储器进行访问时，首先要在地址总线上发地址对存储器进行访问时，

38、首先要在地址总线上发地址信号，选择要访问的存储单元，还要向存储器发出读信号，选择要访问的存储单元，还要向存储器发出读/写控制写控制信号，最后在数据总线上进行信息交换。信号，最后在数据总线上进行信息交换。因此，存储器与因此，存储器与CPU的连接实际上就是存储器与的连接实际上就是存储器与CPU的的三总线（三总线（控制总线、数据总线、地址总线控制总线、数据总线、地址总线）中相关信号线的）中相关信号线的连接。连接。第第5章章 存储器存储器1存储器与存储器与CPU控制总线的连接控制总线的连接在在CPU的控制总线中，与存储器相连的信号线为数不多，的控制总线中，与存储器相连的信号线为数不多，如如8086/8

39、088 CPU最小方式下的最小方式下的M/IO、RD和和WR，最大方式，最大方式下的下的MRDC、MWTC、IORC和和IOWC等，连接也非常简单，等，连接也非常简单，有时这些控制线有时这些控制线(如如M/IO)也与地址线一同参与地址译码，生也与地址线一同参与地址译码，生成片选信号。成片选信号。 第第5章章 存储器存储器2存储器与存储器与CPU数据总线的连接数据总线的连接对于不同型号的对于不同型号的CPU，数据总线的数目不一定相同，连，数据总线的数目不一定相同，连接时要特别注意。接时要特别注意。8086 CPU的数据总线有的数据总线有16根，其中高根，其中高8位数据线位数据线D15 D8接存储

40、器的高位体，低接存储器的高位体，低8位数据线位数据线D7 D0接存储器的低位体，接存储器的低位体，根据根据(BHE选择奇地址体选择奇地址体)和和A0(选择偶地址体选择偶地址体)的不同状态组的不同状态组合决定对存储器进行字操作还是字节操作。合决定对存储器进行字操作还是字节操作。第第5章章 存储器存储器3存储器与存储器与CPU地址总线的连接地址总线的连接可以根据所选用的存储器芯片地址线的多少，把可以根据所选用的存储器芯片地址线的多少，把CPU的的地址线分为芯片外（指存储器芯片）地址和芯片内地址，片地址线分为芯片外（指存储器芯片）地址和芯片内地址，片外地址经地址译码器译码后输出，作为存储器芯片的片选

41、信外地址经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中号，用来选中CPU所要访问的存储器芯片。片内地址线直接所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。连接时只需片中的一个存储单元。连接时只需CPU相应数目的低位地址相应数目的低位地址总线与存储芯片的地址线引脚相连，片选信号通常要由总线与存储芯片的地址线引脚相连，片选信号通常要由CPU高位地址总线经译码电路生成。高位地址总线经译码电路生成。 第第5章章 存储器存储器5.4.4 存储器地址空间的分配方法存储器地址空间的分

42、配方法8086 CPU有有20根地址线，那么可以寻找根地址线，那么可以寻找220（1MB）个）个地址空间，分为地址空间，分为16个逻辑段，每段容量为个逻辑段，每段容量为64KB，每段需，每段需16条地址线。所设计的存储器的地址空间处于条地址线。所设计的存储器的地址空间处于8086CPU可寻址可寻址空间空间00000HFFFFFH之内的确切地址段之内的确切地址段, 与与8086CPU与存储与存储器的连接方式有关，采用不同的连接方式就为存储器分配了器的连接方式有关，采用不同的连接方式就为存储器分配了不同的地址空间段。所谓不同的地址空间段。所谓连接方式连接方式主要是：存储器地址线的主要是：存储器地址

43、线的连接和片选线的连接。存储器片选信号的产生一般有两种方连接和片选线的连接。存储器片选信号的产生一般有两种方法，法，线选法线选法和和译码法译码法。 第第5章章 存储器存储器1存储器片选信号的产生方法之一存储器片选信号的产生方法之一-线选法线选法线选法线选法片选信号的产生方法：任取一根片选信号的产生方法：任取一根CPU的片外高位的片外高位地址线（指存储器芯片外）作为片选线。地址线（指存储器芯片外）作为片选线。线选法线选法的优点是电路简单，不需要其他外围器件，体积的优点是电路简单，不需要其他外围器件，体积小，成本低。线选法片选信号的产生不需要地址译码器，只小，成本低。线选法片选信号的产生不需要地址

44、译码器，只用高位地址线与用高位地址线与8086CPU的的M/IO 进行简单逻辑组合，就可进行简单逻辑组合，就可以产生有效的片选信号。以产生有效的片选信号。例例5.1 假设某一计算机系统，共有假设某一计算机系统，共有16条地址线，需要外条地址线，需要外接接1KB的的RAM和和1KB的的ROM，要求，要求ROM的地址范围为的地址范围为0000H03FFH、RAM的地址范围为的地址范围为0400H07FFH。第第5章章 存储器存储器A A1010M/IOM/IO与非与非门门与非与非门门CE 1KB ROMCE 1KB RAM地址线的连接：地址线的连接：CPU的的A9 A0共共10条地址线同时连接到条

45、地址线同时连接到1KB的的RAM和和1KB的的ROM的的10条地址线上；条地址线上；线选法线选法产生产生片选信号：用片选信号：用CPU的的A10地址线作为片选信号，地址线作为片选信号，A10为为0时选时选中中ROM芯片，芯片，A10为为1时选中时选中RAM芯片，则芯片，则ROM芯片的地址范围是芯片的地址范围是0000H03FFH，而，而RAM芯片的地址范围就是芯片的地址范围就是0400H07FFH，（注意：没有使用，（注意：没有使用的的 CPU地址线地址线A15 A11全是全是0），可见这），可见这2个地址是连续的，连线见下图个地址是连续的，连线见下图 第第5章章 存储器存储器线选法线选法产生

46、产生片选信号：如果用片选信号：如果用CPU的的A11地址线作为片选信号，地址线作为片选信号，A11为为0时选中时选中ROM芯片，芯片，A11为为1时选中时选中RAM芯片，则芯片，则ROM芯片的地址范围是芯片的地址范围是0000H03FFH，而，而RAM芯片的地址范围就是芯片的地址范围就是0800H0BFFH，（注意：，（注意：没有使用的没有使用的 CPU地址线地址线A15 A12、A10全是全是0），可见这），可见这2个地址就不连续个地址就不连续了，连线见下图了，连线见下图 第第5章章 存储器存储器2存储器片选信号的产生方法存储器片选信号的产生方法2-译码法译码法线选法的缺点是存储器的地址空间

47、不连续，不能充分利线选法的缺点是存储器的地址空间不连续，不能充分利用存储空间，每一个存储单元的地址不唯一，这会给程序设用存储空间，每一个存储单元的地址不唯一，这会给程序设计带来一些不方便。所以线选法一般只用于计带来一些不方便。所以线选法一般只用于1或或2片存储芯片片存储芯片的系统中，复杂系统一般采用译码法实现。的系统中，复杂系统一般采用译码法实现。 译码法译码法就是取存储器内部寻址线以外的就是取存储器内部寻址线以外的CPU的高位地址的高位地址线，通过地址译码器产生片选信号，如果取全部高位地址进线，通过地址译码器产生片选信号，如果取全部高位地址进行地址译码称为行地址译码称为全译码法全译码法，如果

48、取部分高位地址进行译码称，如果取部分高位地址进行译码称为为部分译码法部分译码法。第第5章章 存储器存储器采用译码法得到的存储器的地址空间是连续的，但必须采用采用译码法得到的存储器的地址空间是连续的，但必须采用地址译码器地址译码器，常用的译码器有常用的译码器有74LS138、74LS139、74LS154等。以等。以3-8译码器译码器74LS138为例介绍地址译码器的使用和译码法产生片选信号的办法。为例介绍地址译码器的使用和译码法产生片选信号的办法。 （1） 3-8译码器译码器74LS138简介简介 3个输入端：个输入端：A、B、C 3个使能端：个使能端：G1（高电平有效）、（高电平有效）、G2

49、B、G2A （低电平有效）（低电平有效）8个输出端：个输出端： Y0、 Y1 、 Y2 、 Y3 、 Y4 、 Y5、 Y6 、 Y7功能：使能端有效时，由选择输入端确定哪个输出端输出有效（低电功能：使能端有效时，由选择输入端确定哪个输出端输出有效（低电平）。平）。第第5章章 存储器存储器输输 入入输输 出出使使 能能选选 择择G G1 12B2B2A2AC CB BA A7 76 65 54 43 32 21 10 0L LH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HH HL LL

50、 LL LL LL LH HH HH HH HH HH HH HL LH HL LL LL LL LH HH HH HH HH HH HH HL LH HH HL LL LL LH HL LH HH HH HH HH HL LH HH HH HL LL LL LH HH HH HH HH HH HL LH HH HH HH HL LL LH HL LL LH HH HH HL LH HH HH HH HH HL LL LH HL LH HH HH HL LH HH HH HH HH HH HL LL LH HH HL LH HL LH HH HH HH HH HH HH HL LL LH HH

51、 HH HL LH HH HH HH HH HH HH HGGYYYYYYYY表表5-4 74LS1385-4 74LS138的功能表（的功能表（H:H:高电平，高电平，L L：低电平，：低电平，X X：无关）：无关）第第5章章 存储器存储器例例5.2 假设某一计算机系统，共有假设某一计算机系统，共有20条地址线，如下图条地址线，如下图所示，系统中所示，系统中4片片4K存储器芯片的片选用译码法实现，列出存储器芯片的片选用译码法实现，列出各存储器芯片的地址分配范围。各存储器芯片的地址分配范围。A11A16A17A18A19A0A12A11A0A11A0A11A0A11A012121212BCG1

52、A13A14A1574LS138&AY0CECECECEY1Y2Y3第第5章章 存储器存储器分析分析: (1) CPU的低的低12条地址线条地址线A0A11接接4片片4KB存储器芯片的存储器芯片的12条地址线条地址线, 用于用于片内寻址；（片内寻址；（2） CPU的较高的较高3条地址线条地址线A12A14 接接3-8译码器译码器74LS138的的3个输个输入端入端A、B、C（地址译码法）；（地址译码法）； CPU的地址线的地址线A15接接译码器译码器74LS138的使能端的使能端G1； CPU的地址线的地址线A16A19经过与非门接经过与非门接74LS138的的使能端使能端G2A ，7

53、4LS138的的前前4个输出端个输出端Y0、Y1 、Y2 、Y3 分别作为分别作为4片片4KB存储器的片选信号。由此分析，存储器的片选信号。由此分析，可以得到表可以得到表5-5 译码法实现片选的地址空间分配表，译码法实现片选的地址空间分配表，A11A16A17A18A19A0A12A11A0A11A0A11A0A11A012121212BCG1A13A14A1574LS138&AY0CECECECEY1Y2Y3第第5章章 存储器存储器表表5-5 5-5 译码法实现片选的地址分配表译码法实现片选的地址分配表二二 进进 制制 表表 示示十六进制表示十六进制表示A19A18A17A16A15

54、A14A13A12A11 A0A19 A0存储器存储器000010110B000H0BFFFH存储器存储器000010100A000H0AFFFH存储器存储器0000100109000H09FFFH存储器存储器0000100008000H08FFFH可见：采用译码法得到的存储器的地址空间是连续的，地址不重叠可见：采用译码法得到的存储器的地址空间是连续的，地址不重叠第第5章章 存储器存储器表表5-6 5-6 译码法片选的地址分配（译码法片选的地址分配（ A15通过反相器后与通过反相器后与74LS138的的G1连接连接）二二 进进 制制 表表 示示十六进制表示十六进制表示A19A18A17A16A

55、15A14A13A12A11 A0A19 A0存储器存储器0000001103000H03FFFH存储器存储器0000001002000H02FFFH存储器存储器0000000101000H01FFFH存储器存储器000000000000H00FFFH如果如果A15通过反相器后再与通过反相器后再与74LS138的使能端的使能端G1连接；得到的地址分配表就是连接；得到的地址分配表就是上表了，上表了，得到的存储器的地址空间是得到的存储器的地址空间是00000H03FFFH，可见仍然连续的。，可见仍然连续的。第第5章章 存储器存储器5.4.5 存储器设计举例存储器设计举例例例5.3 已知某已知某CP

56、U有有16条地址线（条地址线（A15A0），），8条数据条数据线（线（D7D0）和读写控制线（）和读写控制线（RD、WR）。设计一个）。设计一个32K8b的的RAM存储器子系统，计算各存储器芯片的地址空间。存储器子系统，计算各存储器芯片的地址空间。 方法一、方法一、62256 SRAM芯片实现芯片实现（1）选择芯片种类和数量）选择芯片种类和数量62256 SRAM芯片容量为芯片容量为32K8b，与给定设计的，与给定设计的RAM存储器子系统相同，只需要存储器子系统相同，只需要1片片62256芯片即可。芯片即可。第第5章章 存储器存储器（2）确定芯片用的地址线）确定芯片用的地址线由于由于62256

57、内有内有32K（215）个存储单元，所以其地址线）个存储单元，所以其地址线为为15条，与条，与CPU的低的低15位地址线（位地址线（A14A0）连接。）连接。（3）确定片选方法）确定片选方法由于只采用由于只采用1片存储器芯片，所以片选信号采用线选法片存储器芯片，所以片选信号采用线选法实现，接线简单。片选信号由实现，接线简单。片选信号由CPU的高位地址（存储器芯片的高位地址（存储器芯片不用的地址线）提供，在本例中，已知不用的地址线）提供，在本例中，已知CPU提供提供16条地址线，条地址线， 62256芯片占用了低芯片占用了低15位地址线（位地址线（A14A0），可选用），可选用A15作为作为片选

58、线。片选线。 第第5章章 存储器存储器（4）画出逻辑原理图）画出逻辑原理图 （5）计算存储器的地址空间：）计算存储器的地址空间：A15为为0时选中时选中62256芯片，所以存储器芯片，所以存储器的地址空间是的地址空间是0000H7FFFH 6225632K8bA15CEA14A0D7D0WEOEWRRD第第5章章 存储器存储器方法二、方法二、6264 SRAM芯片实现芯片实现（1）选择芯片种类和数量）选择芯片种类和数量6264 SRAM芯片容量为芯片容量为8K8b，需要芯片的数量为，需要芯片的数量为4。（2）确定芯片用的地址线）确定芯片用的地址线由于由于6264内有内有8K（213）个存储单元

59、，所以有）个存储单元，所以有13根地址线，与根地址线，与CPU的低的低13位地址线（位地址线（A12A0）连接。）连接。 （3）确定片选方法）确定片选方法采用译码法实现，因采用采用译码法实现，因采用4片存储器芯片，可以选择片存储器芯片，可以选择2-4译码器。片外地译码器。片外地址线址线A14、A13作为译码器的输入，作为译码器的输入，A15作为译码器的使能作为译码器的使能ST输入（低电输入（低电平有效），译码器的平有效），译码器的4个输出端分别接个输出端分别接4片片6264芯片的片选线（低电平有芯片的片选线（低电平有效）。效）。 4片存储器芯片共用读片存储器芯片共用读/写控制线。据此分析可以画

60、出逻辑连线图写控制线。据此分析可以画出逻辑连线图第第5章章 存储器存储器（4）画出逻辑图）画出逻辑图: 4片片6264 SRAM芯片与芯片与CPU连接图连接图第第5章章 存储器存储器（5）计算每片）计算每片6264芯片的地址空间：结果见下表芯片的地址空间：结果见下表表表5-6 5-6 图图5-215-21中每片中每片62646264芯片占据的地址范围芯片占据的地址范围器件编号器件编号A A1515A A1414 A A1313CSCS0 0 CS CS1 1 CS CS2 2 CS CS3 3A A1212 A A1111 A A1010 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A