数字电子技术译码器

1、第三节第三节 译码器和编码器译码器和编码器（特定含义：规则、顺序）（特定含义：规则、顺序）二进制代码二进制代码某种代码某种代码译译 码码编编 码码译码器译码器编码器编码器一、译码器一、译码器（一）二进制译码器（一）二进制译码器二进制译码器输入输出满足：二进制译码器输入输出满足：m=2=2n n 译码输入译码输入 译码输出译码输出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二进制译码器位二进制译码器如：如：24译码器译码器 38译码器译码器 416译码器译码器 译码输入译码输入 译码输出译码输出 a1 a

2、0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 02位二进制译码器位二进制译码器（二）十进制译码器（二）十进制译码器又称：二又称：二十进制译码器十进制译码器 或：或：410译码器译码器译码输入：译码输入：n n位位二进制二进制代码代码译码输出译码输出m m位：位：一位为一位为1 1，其余为，其余为0 0或一位为或一位为0 0，其余为，其余为1 1译码输入，二进制编码译码输入，二进制编码0-7依次对应依次对应8个输出个输出38译码器译码器74LS138 八个输出端，低电平有效。八个输出端，低电平有效。 译码状态下，相应输出端

3、为译码状态下，相应输出端为 禁止译码状态下，输出均为禁止译码状态下，输出均为7Y0Y32SS 和S1、使能输入使能输入, 与与逻辑。逻辑。EN = 1（0SS 1S 321 、 EN=0 ，禁止译码，输出均为，禁止译码，输出均为) ，译码，译码A0 A A2 2使能端的两个作用：使能端的两个作用：（1）消除译码器输出尖峰干扰）消除译码器输出尖峰干扰EN端的正电平的出现在端的正电平的出现在A0-A2稳定之后稳定之后EN端正电平的撤除在端正电平的撤除在A0-A2再次改变之前再次改变之前 （2）逻辑功能扩展）逻辑功能扩展例：用例：用38译码器构成译码器构成416译码器译码器 避免避免A0-A2在变化

4、过程中引在变化过程中引起输出端产生瞬时负脉冲起输出端产生瞬时负脉冲例：用例：用38译码器译码器构成构成416译码器译码器X X0 0-X-X3 3：译码输入：译码输入E E：译码控制：译码控制E=0E=0，译码，译码 E=1E=1，禁止译码，禁止译码X3-X0X3-X00111，第一片工作第一片工作X3-X0X3-X0：1000-11111000-1111第二片工作第二片工作000-111000-111 译码输入译码输入0 0 0 0 1 10 0 0 0 0 0000-111000-111 译码输入译码输入1 1 0 0 1 10 0 0 0 1 1例例1212

5、：试用试用 CT74LS138CT74LS138和与非门构成一位全加器。和与非门构成一位全加器。解解: :全加器的最小项表达式应为全加器的最小项表达式应为（三）译码器的应用（三）译码器的应用742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmCSi =7)4 2 (1 m 、Ci+1 = )7 6 5 3( m、742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmC（三）数字显示译码器（三）数字显示译码器（1）七段数码管）七段数码管（2）七段显示译码器）七段显示译码器

6、共阴极共阴极共阳极共阳极：高电平亮：高电平亮：低电平亮：低电平亮每一段由一个发光二极管组成每一段由一个发光二极管组成输入：二输入：二十进制代码十进制代码输出：译码结果，可驱输出：译码结果，可驱动相应的七段数码管显动相应的七段数码管显式示正确的数字式示正确的数字七段译码器七段译码器CT7447D、C、B、A：BCD码输入信号码输入信号ag：译码输出，低电平有效：译码输出，低电平有效（）熄灭信号输入。低电平时，输出（）熄灭信号输入。低电平时，输出ag均为高电平（全灭）；均为高电平（全灭）；（）灭零输出信号。（）灭零输出信号。RBI=0=0时，时，RBO=0=0LT：试灯信号输入。当：试灯信号输入。

7、当BI= 1（无效）时，（无效）时，LT=0且且不论不论DA状态如何，状态如何，ag七段全亮。七段全亮。RBO/BI熄灭信号输入熄灭信号输入/灭零输出信号灭零输出信号LTRBI：灭零输入信号（不显示，其它数码正常显示）。：灭零输入信号（不显示，其它数码正常显示）。RBI=0=0（=）时，不显示数码）时，不显示数码0。第四节第四节 数据选择器和数据分配器数据选择器和数据分配器在多个通道中选择其中的某一路，或在多个通道中选择其中的某一路，或 个信息中选择其中的某一个个信息中选择其中的某一个信息传送或加以处理，信息传送或加以处理，将传送来的或处理后的信息分配到各通道去。将传送来的或处理后的信息分配到

8、各通道去。数据选择器数据选择器数据分配器数据分配器多输入多输入一输出一输出选择选择一输入一输入多输出多输出分配分配发送端发送端，并，并串串接收端接收端，串，串并并一、数据选择器一、数据选择器（一）分类：二选一、四选一、八选一、十六选一（一）分类：二选一、四选一、八选一、十六选一双四选一数据选择器双四选一数据选择器CT74LS153使能端使能端输出端输出端数据数据输入输入公用控公用控制输入制输入双四选一数据选择器双四选一数据选择器CT74LS153简易符号八中选一数据选择器八中选一数据选择器CT74LS151八选一需三位地址码（二）数据选择器的应用（二）数据选择器的应用例：试用最少数量的四选一选

9、择器扩展成八选一选择器。例：试用最少数量的四选一选择器扩展成八选一选择器。解：（解：（1 1）用一片双四选一数据选择器，实现八个输入端）用一片双四选一数据选择器，实现八个输入端 （2 2）用使能端形成高位地址，实现三位地址，控制八个输入。）用使能端形成高位地址，实现三位地址，控制八个输入。例：试用四选一数据选择器构成十六选一的选择器例：试用四选一数据选择器构成十六选一的选择器第二级，控制选择第二级，控制选择第一级中的一组第一级中的一组第一级，第一级，分为四组分为四组二、数据分配器二、数据分配器（一）数据分配器的功能（一）数据分配器的功能分配器与选择器的功能相反分配器与选择器的功能相反当当F =

10、 1时它即为普通的译时它即为普通的译码器。码器。一输入一输入多输出多输出逻辑符号（二）数据分配器的应用（二）数据分配器的应用例：利用数据选择器和分配器实现信息的例：利用数据选择器和分配器实现信息的“并行并行串行串行并行并行”传送。传送。由译码器连成的数据分配器0 0 00 0 00 01 11 10 0译码译码禁止译码禁止译码0 01 1第五节第五节 奇偶检验电路奇偶检验电路（2）奇偶检验）奇偶检验（1）奇偶检验码）奇偶检验码一、奇偶检验一、奇偶检验信息位信息位 ：由若干位二进制代码构成：由若干位二进制代码构成奇偶检验位奇偶检验位 ：一位代码构成一位代码构成奇检验奇检验 ：整个码组中的个数为奇

11、数：整个码组中的个数为奇数偶检验偶检验 ：整个码组中的个数为偶数整个码组中的个数为偶数F FE E偶检验位偶检验位F FODOD奇检验位奇检验位发送信息码(N位)接收信息码(N位)+检验位(1位)检验位(1位)检验结果二、奇偶位产生和检验电路二、奇偶位产生和检验电路异或门的功能：奇数个异或门的功能：奇数个1的连续异或运算其结果为的连续异或运算其结果为1； 偶数个偶数个1的连续异或运算其结果为的连续异或运算其结果为0。S = 0，传输无误；，传输无误；S = 1传输有误传输有误F FE E=B=B3 3B B2 2B B1 1B B0 0S=BS=B3 3B B2 2B B1 1B B0 0F

12、FE E发送端偶检验位表达式：发送端偶检验位表达式：接受端偶检验位表达式：接受端偶检验位表达式：第六节第六节 模块化设计概述模块化设计概述选择合适的集成电路选择合适的集成电路减少电路所需的模块总数减少电路所需的模块总数降低成本降低成本提高电路可靠性。提高电路可靠性。（1 1）根据系统的逻辑功能要求）根据系统的逻辑功能要求画出系统结构框图画出系统结构框图，且按，且按功能将其划分成若干个子方框功能将其划分成若干个子方框（2 2）根据各子功能框的要求，）根据各子功能框的要求，选用合适的选用合适的MSIMSI或或LSILSI（3 3）根据实际情况，有时需按传统设计方法）根据实际情况，有时需按传统设计方

13、法设计出相关设计出相关的接口电路和外围辅助电路的接口电路和外围辅助电路设计步骤：设计步骤：设计原则：设计原则： 例：设计一个将例：设计一个将8421BCD码转换成余码转换成余3BCD码的码组转换器。码的码组转换器。（2）采用与逻辑电路输出端等同数量的数据选择器采用与逻辑电路输出端等同数量的数据选择器 且附加门（本题需用四个选择器）且附加门（本题需用四个选择器）（3）采用采用译码器译码器附加相应数量门（本题需一块附加相应数量门（本题需一块4 4线线-16-16线译线译 码器和四个门）码器和四个门）（5）采用采用ROMROM和可编程逻辑器件（后续章节学习）。和可编程逻辑器件（后续章节学习）。经比较

14、，采用第经比较，采用第种方法最经济合理种方法最经济合理（1 1）利用经典的传统设计法，用）利用经典的传统设计法，用SSISSI实现（见例实现（见例5 5）（4）采用一块四位二进制加法器（见例采用一块四位二进制加法器（见例6 6）第七节第七节 组合电路中的竞争与冒险组合电路中的竞争与冒险一、冒险与竞争一、冒险与竞争竞争：竞争：冒险：冒险：在组合电路中，信号经由不同的途径达到某一会合点在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。表现为由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。输

15、出端出现了原设计中没有的窄脉冲，常称其为毛刺。二、竞争与冒险的判断二、竞争与冒险的判断代数法：代数法：或的形式时，或的形式时，A A变量的变化可能引起险象。变量的变化可能引起险象。卡诺图法：卡诺图法： 如函数卡诺图上为简化作的圈相切，且相切处又无如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。其他圈包含，则可能有险象。如图所示电路的卡诺图两圈相切，故有险象。如图所示电路的卡诺图两圈相切，故有险象。三、冒险现象的消除三、冒险现象的消除1. 1. 利用冗余项利用冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就

16、能消除冒险。由此得函数表达式为消除冒险。由此得函数表达式为三、冒险现象的消除三、冒险现象的消除1. 1. 利用冗余项利用冗余项. 吸收法吸收法在输出端加小电容在输出端加小电容C C可以消除毛刺如图可以消除毛刺如图3-583-58所示。但是输出波所示。但是输出波形的前后沿将变坏形的前后沿将变坏, , 在对波形要求较严格时，应再加整形电路。在对波形要求较严格时，应再加整形电路。.取样法取样法三、冒险现象的消除三、冒险现象的消除1. 1. 利用冗余项利用冗余项. 吸收法吸收法电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛

17、刺影响输出波形。效，可以避免毛刺影响输出波形。加取样脉冲原则：加取样脉冲原则：“或或”门及门及“或非或非”门门加负取样脉冲加负取样脉冲“与与”门及门及“与非与非”门加门加正取样脉冲正取样脉冲利用冗余项：利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适只能消除逻辑冒险，而不能消除功能冒险；适用范围有限用范围有限三种方法比较：三种方法比较：取样法：取样法：加取样脉冲对逻辑冒险及功能冒险都有效。目加取样脉冲对逻辑冒险及功能冒险都有效。目前大多数中规模集成模块都设有使能端，可以将取样信前大多数中规模集成模块都设有使能端，可以将取样信号作用于该端，待电路稳定后才使输出有效。号作用于该端，待电路稳定后

18、才使输出有效。吸收法：吸收法：加滤波电容使输出信号变坏，引起波形的上升、下加滤波电容使输出信号变坏，引起波形的上升、下降时间变长，不宜在中间级使用。实验调试阶段采用的应急降时间变长，不宜在中间级使用。实验调试阶段采用的应急措施；措施；加法器、比较器、译码器、编码器、数据选择器和码组检验加法器、比较器、译码器、编码器、数据选择器和码组检验器等。器等。本本章章小小结结任何时刻的输出仅决定于当时的输入，而与电路原来的状任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。无反馈线。根据已经给定的逻辑电路，描述其逻辑功能。根据已经