波峰焊用PCB防连焊设计案例解析 论文(1)

1、波峰焊用PCB防连焊设计案例解析前言本文摘自作者” 波峰焊工艺时PCB所对应的DFM” 一文中的 连焊对应. 想通过对各种优秀设计案例的解读, 使PCB设计者普及DFM常识, 并对波峰焊后焊接缺陷的成因进行判定以便制定对策. 在表面贴装技术日新月异的今天，需求的推动使部品的小型化高速发展. 许多小型器件波峰焊接工艺已不能对应. 本文论述的波峰焊接的工程能力极限是：表面贴装类: IC, pitch=0.5mm、 chip, 1005（0402）、通孔插装类: 连接器，插座插针 pitch=1.25 mm.定义: 文中未注明的尺寸标注均为mm. 所有与波峰焊接相关的图片自右向左为DIP方向. 简称

2、: 波峰焊接=>WS, 印制线路板=>PCB, 平行=>/, 垂直=>.表面贴装技术=>SMT, 通孔扦装技术=>THT, 焊盘=>Pad, 间距/中心距 =>pitch 焊盘间距离 => 间隙 波峰焊接面/焊接起始面 =>B面 热风整平 =>HASL元件面/焊接终止面 =>A面 非金属化孔 =>NPTHPCB在WS时的前进方向 =>DIP方向 金属化孔 =>PTH阻焊/Solder Mask =>SM 导通孔 =>Via 缺陷 =>NG阻焊定义焊盘 =>SMD 铜箔定义焊盘 =&

3、gt;NSMD 回流焊接 =>REF 热膨胀系数 =>CTE器件本体底部到引脚底部的垂直距离 =>Stand Off可制造性设计=>DFM元件孔直径与引脚直径的差 =>T 连焊对应：连焊又称短路（short）或桥接（bridge），量产中在NG项中占比例较高，若能改善，则生产成本有望降低. 但实际上尽管设计人员 一直在持续改善。并执行各种专家所建议的WS工艺条件，但面对飞速发展的高密度PCB 及小型化的部品，实际收效不大.可喜的是一些品牌公司在家电、汽车电子方面有些不俗的设计案例，令人耳目一新，下文中当尽可能量化地进行说明。 .1 布局前文已定义DIP方向，在此再

4、强调一下.当某器件的成排引脚先后通过焊料波时称/DIP方向，反之成排引脚同时通过焊料波称为DIP方向。因此，如图5-2-1, QFP的成排引脚先后通过焊料波,虽在几何意义上引脚排与DIP方向并不平行，但在本文中认为此布局按规定仍是 /DIP方向。不论是SMT或THT器件，其引脚间连焊的机率与其/或DIP方向密切相关,早在80年代初，美国COOPER公司就来华交流其实验结果,其大意如下:在器件引脚密度及相同工艺条件下，DIP方向的IC(THT)连焊数是/DIP方向的十倍 。这与我们二十多年的实践经验基本相符，反之一些国内学者对WS的连焊理论以流体力学入手说得“头头是道”。但却忽略了DIP方向所造

5、成的巨大影响,实为憾事。我们对此的认识大致如下：当成排焊点/DIP方向时 ,依次离开焊料波的前一焊点会把分离时没有被焊料波拉走多余的焊料向后一相邻焊点顺序传递，仅当最后一焊点离开焊料波时有所不同，因为此时多余焊料没有可传递的路径。在与焊料波分离时，没有被焊料波拉走的多余焊料，在表面张力的作用下，形成回弹，使最后离开的焊点与其邻近(倒数第二）的焊点间连焊机率大增。以双列直插THT IC为例，N个IC在/DIP方向时可能的连焊数量约是2 N. 但对于DIP方向的IC，每个引脚都处于最后离开的位置，此时可能的连焊数量将增加到(a/21)*2N(a=引脚数)。此类连焊所产生的原因是基于自然规律，设计者

6、并不能改变，所能做的第一步是使用正确的布局。在IPC-SM-782A section9.0中的3.2，建议高引脚数及细间距（pitch0.63MM）时的SOIC不用于WS，图5-2-3是IPC-SM-782A中图3-9 ，它表达了IPC-SM-782A .2总结出的两条，所有chipDIP方向, 所有SOP IC/DIP方向.但鉴于SMT及产品的高速发展，第一条规定并不符合实际的需求。但第二条在今天看来, 若想使焊接缺陷保持在某一水平(如1000PPM) 时, 则是不得不遵守的.图5-2-4是松下公司95年录相机主板,SOP ,QFP,SOT-23的布局都/DIP方向，无一例外。图5-2-5是

7、先锋公司近期汽车电子产品，QFP、SOP、SOT、3216(1206)阻排的布局也全部/DIP方向。”无一例外”或”全部”遵守是设计者保证品质与低成本生产的前提，当因结构或功能原因不能满足布局考虑时，虽能在pad形状,尺寸上做对应，但因交互影响可能导致连焊的不确定性.因此对所有SMT器件，尤其是pitch在0.5-0.8mm的QFP、SOP、SOT、阻排,容排，因其们与外部结构件可以不相关联，应”无一例外”满足本文所称/DIP方向。但THT类的排针（座）及各种接口，卡座，尤其是pitch在1.25- 2.0mm时，只能尽量在布局时使其/DIP方向，由于结构及功能的原因有可能做不到也在情理之中，

8、虽然可以在pad设计时采用一些对策，但效果会打折扣，想用后期的工艺参数的调整来补偿设计不足，多数情况都收效甚微，并使生产成本上升。助焊剂的位置效应是指低附加值PCB (常见于单面板) ,使用高固含量助焊剂（>15%）,当PCB经过焊料波，由于焊料波的刮擦效应使PCB最后离开处会有比较多的助焊剂的残留。而这局部过量的助焊剂对RF转换器或调谐器的连焊有一定程度的改善.图4-4-1反映松下无铅化早期调谐器连焊的高发率和工艺窗口的过小化，焊料液面0.1mm的变化都会引起交互作用.在实际的产品的设计中，JVC的VHS产品的经典布局调谐器多位于DIP方向最后侧. 所以，以预期的结果，把一个特定的部品

9、放置于特定的区域是一个值得一试的布局选择。冰刀线（防翘曲通道, 如图5-2-4中部贯通的宽5mm的白油通道）的去连焊作用：在高温（250至270）的影响下， PCB会有严重的下垂变形，即使变形不足以造成焊料涌上PCB 的A面，但焊料波脱离PCB时，由于PCB的弯曲使焊料有横向运动，造成了PCB与焊料波的最后脱离不是一条线，而是一个“点”，此处承受三方向多余焊料的回弹，造成的连焊经常在三、四个焊点之间，且常位于PCB最后脱离边的中部，因为那里有PCB最大的下垂变形。并在时间与空间上最后离开焊料波. 冰刀线的作用是给支撑物保留一个通道，一般支撑物是在锡锅上装一付刀.焊接时PCB冰刀线区域在刀口的支

10、撑下，平整地滑过焊料波以减少连焊的可能. 详情见后文防翘曲部分. 当一些大板的中心位置不能设置冰刀线时, 要遵守华硕的1/4宽度规则, 见图5-2-9. 即对Pitch较小的各种多引脚部品, 耍尽量避开此区域或强化窃锡Pad设计.2 pad的形状 站在EMS厂（PCB设计者的“上帝”）的立场，我们认为相当多的国内PCB设计者对pad的认识存在误区。例如指导性文件“SJ-t10670-1995” g: “对于波峰焊工艺和再流焊工艺，可以有不同的焊盘图形要求，但通常可以将焊盘图形设计成即适用于波峰焊接,又适用于再流焊”。以chip为例分析一下误区所在，借用IPC-MS-782A (

11、P77)图3为图5-2-11。对REF pad而言，最讲究的是G尺寸，它是消除REF最典型的NG项，”锡珠”与”立碑”的最关键的参数，而对WS pad。Z尺寸要足够长，以尽可能地消除电测工序最不易发现的WS固有NG项“漏焊”。由此可见，针对不同的焊接工艺所特有的缺陷来设计pad，才可能解决实际生产中的问题，而不是仅满足设计对功能的保证。这也是DFM最基本的观念之一。 图5-2-12a, 图5-2-12b是90年代初松下录相机HD-82在同一PCB上，1608(0603) chip在A/B面时不同的pad设计，以图5-2-11尺寸标注为例 , REF时X=Y=0.6mm(圆形). 而WS时,X=

12、1.2mm,Y=1.3mm,尺寸的差异之大，体现了设计者对它们(WS或REF) 的焊接条件需求有着全然不同的理解。图5-2-12c是菲利蒲(数据手册SC18)为应对WS与REF, 而采用的皆然不同的SOT-23的焊盘设计标淮, 与实物照片相比, 它提供了更多的尺寸细节. 值得PCB设计新手认真考量. 二十多年前，西门子、松下就有了截然不同的WS和REF的设计规范，以对应它们各有特色的需求. 八十年代初COOPER公司对THT用pad的实验结论之一是：在接近距离相同的情况下，含有弧度的pad之间产生连焊的概率比两个矩形pad之间要小得多。在试验中成绩最好的是椭圆切去两端的pad，如图5-2-13

13、.此时pad之间相对的是圆弧。最差的是矩形pad，连焊数是前者的3倍多。 同期，日本千住公司研究显示，如图5-2-14的三种pad中，连焊发生率的排序与焊锡饱满程度的排序完全一致。第一位是圆形，其后是纳豆形、钻石形。图左边是对圆形pad易连焊的分析，大意是在pad与焊料波分离后，回弹的多余焊料在表面张力的作用下，因为圆的对称性而向各方向均匀流动。其中两相邻pad之间的相对运动，使圆pad的连焊机率上升，而纳豆pad因其形状的不对称性，表面张力趋使回弹焊料主要流向面积大的空旷处，即向纳豆pad的长方向流动。由于焊料流动方向主要不是指向两pad相对的小间隙处，可使连焊的机率大大降低。图左的剪头可理

14、解为是一个矢量, 长短代表作用力或焊料量的大小, 箭头则指向作用力或焊料流的方向.根据这个原理，“葫芦”pad被广泛采用，“葫芦”被用来描述pad不太确切，但又不知正确的词语，在文中对那些与孔或电极不呈中心对称的pad不论其外形如何，只要其功能是引导多余焊料流到人们所预期的位置，而该位置是功能焊盘的一部分，估称之为“葫芦”pad. 在REF所对应的PCB设计中，一些经典葫芦pad 被当作设计标准，见图5-2-16a,图5-2-16b,图5-2-16c均出自九州松下规准, 图5-2-17是各种“葫芦”pad在手机类PCB上的形状，其作用主要是在提高焊点可靠性的同时减少连焊的可能性。近两年，当WS

15、的无铅化导入及布局不能满足DIP方向时，葫芦Pad成为一种很好的解决方案，图5-2-18是先锋的汽车电子产品案例，IC301DIP方向，pitch=2.0mm,其pad设计对应连焊有三种措施：葫芦pad；窃锡pad；及在pad间加印白油。图5-2-19a是同一产品上调谐器的pad设计，形状较IC301有不同，在两方向引导回弹焊料，且可有更好的焊点强度.十几年前PHILIPS的音响PCB设计就有葫芦pad, 如图5-2-19b上方那一排Pitch=1.5mm的焊点, 但形状没有如今的设计那么夸张。其实从功能上讲，葫芦pad也是一种窃锡pad。它们都是借助自然规律，利用表面张力使回弹焊料的流动不指

16、向相邻pad间隙的最小处而降低连焊机率。钻石形pad除了有上述的好处外，并在pad的相邻处有最小的曲率，这也是使它的连焊机率下降的一个可能的原因，但是它的焊料量较少，焊点强度需加以评估。图5-2-20a是某韩国公司的相关标准 . 图5-2-20b是日本三洋公司针对无铅化的焊盘设计及效果案例. 图5-2-20c是量化地说明改善结果, 看来比有铅时的状态还耍好.PCB的B面THT用pad在WS时因PTH与NPTH的不同要求有所不同，在PTH时，B面pad的大小与可靠性弱相关。但对NPTH则不同. pad的形式决定了焊料量，与焊点强度正相关。因此，IC或插座的外四脚常用加固型设计.如图5-2-21是

17、松下录相机SD-50实例 ,在保证去除连焊的同时，尽可能提高焊接可靠性。 如图5-2-22. 该IC pitch=2mm ,采用的是钻石型pad,及如图5-2-23. 该IC pitch=1.78mm采用的是圆pad,都是松下录相机SD-50集合PCB实例。 WS时SMT器件连焊几乎都呈现于IC上，其中以QFP/SOP的连焊机率最高，针对此现象，交错式或渐变式的pad设计都在实际产品中大量使用。图5-2-24是JVC交错式pad设计，其pitch=0.65mm，它通过把在几何位置上接近的pad在脱离焊料波时的时间差拉大。尽可能减少相邻pad同时离开焊料波的机率,来减少连焊。请关注一下相关的实测

18、尺寸. Pad宽0.16mm, 最长3.6mm, 最短1.8mm, 相邻Pad IC脚跟处错位0.6mm, 脚趾部错位1.2mm.图5-2-25a是先锋渐变式pad设计，pitch=0.5mm , 图5-2-25b是局部放大图,Pad宽0.2mm, 最长3.4mm, 最短1.4mm. 图5-2-25c是窃锡Pad细部, 长5.5mm, 宽1.4mm.两窃锡pad 间隔0.6mm, 并加印0.3mm的白油 (相关尺寸均是实测值)。此款设计是我们所见到的WS工艺中QFP pitch最小的案例之一。另一案例见图5-2-26a 是港资公司音响PCB，除两个pitch=0.5mm 的QFP外(其Pad设

19、计是另一种形式的渐变式)，还有一PLCC, 对WS而言,实在不多见. 另有一种表贴接插件, 如图5-2-26b, 用在低附加值民品上, 同是WS时的少见案例.COOPER公司通过试验还有一结论:当pad间隙一致时,面积大的pad连焊机率大于面积小的pad,但当相邻pad间弧度改变时,交互作用使连焊的结果不确定. 从实际产品来看, pitch1.78mm时,大多数设计者会采用圆pad,当pitch=2.0mm时,有一部分会采用钻石pad,但方pad在B面要禁用,它是连焊的起因之一,见图5-2-27. 因此IC , CONNECT第一脚的识别在B面一定要用其它方式.pad 的独立性是指pad与相邻

20、pad不管是否同处于一片铜箔,都应尽可能有SM或白油隔开, 仅与设计者想定的电极(端头) 相对应,否则表面张力可能会驱使熔融焊料流向电极端头及其相邻pad的小间隙处, 造成连焊.冗余设计的pad对应不同封装的器件一定要注意这一点. 图5-2-30是典型的不良案例.已造成此类设计缺陷的PCB可在红胶工艺时用胶点在pad上,加大可能连焊处的间隙并阻断回弹焊料的流动. 且在可能的情况下微调贴装位置,借助元件塑封本体压在连焊易发区., 上述案例冗余pad的正确设计应如图5-2-31. .3 窃锡pad部品正确的布局仅能使连焊数量最小化.为此,利用表面张力的作用，使”连焊”仅发生于人们所预期的窃锡(du

21、mmey/thief)pad上, 使原应回弹的焊料被窃锡pad留存, 才是根本的解决之道。以下是/DIP方向时几种窃锡pad的设计方案. 图5-2-32b出自松下, 图5-2-32d出自JVC, 图5-2-19b出自PHILIPS. 图5-2-32c出自先锋。图5-2-33a,图5-2-33b,图5-2-33c是DIP方向时的几种窃锡Pad设计，都出自先锋。图5-2-34是三星QFP设计标准，请注意尺寸标注。保证窃锡pad效果的设计细节有二：一是QFP类起承前继后的窃锡pad,如图5-2-35中间隙S与前后的I/O pad的间隙尺寸要一致。保证多余焊料平稳的向后传递；二是处于最后方的窃锡pad

22、要足够长，在此位置足够大的窃锡pad不如足够长的经济性好，在焊料价格不断攀升的当今，这将具有切实的成本意义。图5-2-36是JVC较另类的窃锡pad，位于PCB最后离开焊料波处，对减少调谐器及最后离开焊料波的焊点群的连焊相当有效。与其位置相反，位于PCB最先进入焊料波的位置，在无铅化后，应设置窃焊锡氧化物pad,如图5-2-38，它容留可能的氧化皮在这些无功能pad上，不至使这些异物对产品造成潜在的焊料氧化皮连焊现象。图5-2-39是三星相关的设计标准，供大家参考。华硕的设计规范也较有特点, 其PC主板的IC不强求与DIP方向的关系,窃锡pad的设置如图5-2-37a, 值得关注的是其尺寸标注

23、详细, 其量化值对新手极具借鉴性. 如图5-2-37b, 当系数1.3<X<1.8,1.3<Y<1.7时, 皆可提升良率, 最佳系数组合是X=1.8,Y=1.5. 根据PAD直径与pitch( P1/P2),设计者可以很容易地定下所有相关尺寸的细节. 不拘一格是WS用pad最大特点之一，窃锡pad亦是。借助于表观线路与SM设计，各种窃锡pad的设计方案见图5-2-40a,图5-2-40c,图5-2-40d.图5-2-40b.都出自先锋的设计.器件类型包括SOT、SOP、排阻、插座.4 pad的间隙当pitch一定时,SMT pad的间隙越大,则焊盘的宽度越小,WS时虽可

24、使连焊有效减少,但焊点的可靠性有不确定的因素.令人庆幸的是WS基于红胶工艺,它与underfill 类似,可承担一部分应力,减少对pad面积的苛求.在此前提下,JVC在某些产品设计上,对SMD pad大胆改进,宽度仅为0.15mm(SOP或QFP用,pitch=0.65mm).如图5-2-41.在量产产品中被使用.减少连焊效果明显.对WS而言,元器件及焊点密度都远低于REF,CHIP间的连焊很少见,量产中的CHIP本体连焊也与PCB设计基本不相关.图5-2-42是IPC-MS-782A p153 图3a, 其中 pad 间隙等于E与X的差值.此间隙尺寸当布局与窃锡pad正确定义后,对连焊的相关

25、性超过其余所有尺寸.图5-2-43是一些标准与一些品牌公司产品间隙的实测值.希望大家通过这些数据看一下设计者的思路,以便借鉴.公司年份/板号picth/封装松下JVC飞利浦先锋IPC/MS-782A(REF)1995/VEP039722004/LPB102382006/LPB103142003/MC120-152007/CNQ1942-A0.50.28/QFP1000.20.650.49/QFP1120.5/SOP-16 ,0.51/SOT-60.35/QFP1000.38/SOT-/QFP84,0.48/SOP-36 0.48/QFP64,0.6/ SOP-160.44

26、/QFP440.31.00.5/SOT-50.58/SOP-161.270.6/SOP-80.95/SOP-160.92/SOP-8, 0.8/SOP-280.69/SOP-160.77/SOP-240.67 图5-2-4398年底，JVC横须贺工场对QFP封装的IC HD64F2194F (pitch=0.65) Pad宽度采用不同的设计做实验,IC引脚宽度0.32mm,每个PCB上有5个IC,每个IC有4个连焊机会(定义QFP的每一边为一个机会).共焊5块PCB,25个IC,100个连焊机会,其结果如图5-2-44. 可以看到新CAD数据的Pad在两种工艺条件(助焊剂比重不同)下均无连焊, 比旧CAD数据的Pad在降低连焊方面的优势极为明显,不良比分别为0%比12%