数字逻辑设计第6章

1、1补充：同或、异或异或） An exclusive or gate is a 2-input gate whose output is 1 if and only if exactly one of its input is 1. 或） An exclusive nor gate is a 2-input gate whose output is 1 if and only if both of its inputs are equal. F = A B =AB+ABF = A B =AB+ABA B F0 0 00 1 11 0 11 1 0Ex-OrA B F0 0 10 1 01 0 0

2、1 1 1Ex-NorA B = (A B)2基本公式 异或 交换律：AB = BA 结合律：A(BC) = (AB)C 分配律：A(BC) = (AB)(AC) 因果互换关系 AB=C AC=B BC=A ABCD=0 0ABC=D3基本公式 异或 变量和常量的关系 AA=0 AA=1 A0=A A1=A 多变量异或运算 结果取决于变量为 1 的个数A0 A1 An = 1 变量为变量为1的个数是奇数的个数是奇数0 变量为变量为1的个数是偶数的个数是偶数4基本公式 同或 交换律：A B = B A 结合律：A (B C) = (A B) C 不满足分配律：A(B C) AB AC 因果互换关

3、系A B=C A C=B B C=A5基本公式 同或 变量和常量的关系A A=1 A A=0 A 1=A A 0=A 多变量同或运算 结果取决于变量为0的个数A0 A1 An = 1 变量为变量为0的个数是偶数的个数是偶数0 变量为变量为0的个数是奇数的个数是奇数6异或和同或的关系 偶数个变量的同或和异或 互反 AB = (A B) ABCD = (A B C D) 奇数个变量的同或和异或 相等 ABC = A B C AB = A B AB = A B In what condition(X1 X2 Xn) = X1 X2 Xn X1 X2 Xn = X1 X2 Xn7 Design a c

4、omparator that can compare two 3-bit binary value. If the two number are equal, the output is 1 else is 0.Example 6 input variables / 1 output variablesSolution 1Construct Truth table Simplify equation use K-map8 Solution 2 F=1 A=B A=a2a1a0 ; B=b2b1b0 Proposition: A=B (a2=b2)&(a1=b1)&(a0=b0)f2=1 a2=

5、b2; f1=1 a1=b1; f0=1 a0=b0;F=1 A=B f2f1f0=1Example 9 Solution 2 f2=1 a2=b2; f1=1 a1=b1; f0=1 a0=b0Example F=f1f2f3 =(a1 b1) (a2 b2) (a3 b3) =(a1 b1)+(a2 b2)+(a3 b3)10Example f1f2f3F F=(a1 b1)+(a2 b2)+(a3 b3)11思考：五变量如何利用卡诺图化简？思考：五变量如何利用卡诺图化简？DEBC00 01 11 1000011110A = 0DEBC00 01 11 1000011110A = 1041

6、21513937152614108111617191820212322282931302425272612F = A,B,C,D,E(0,1,2,3,4,5,10,11,14,20,21,24,25,26,27,28,29,30)DEBC00 01 11 1000011110A = 0DEBC00 01 11 1000011110A = 1111111111111111111F = + + + + ABDACDACDABCBDE13146.1 Documentation Standards结构化的理念 Specification（说明书）：接口及功能描述 block diagram（方框图）：

7、主要功能模块及其互联 schematic diagram（原理图） timing diagram（定时图 ） Structured logic device description（结构化逻辑器件描述） Circuit description（电路描述）：解释电路内部如何工作15Gate Symbols&1116Signal names and Active Levels 信号的命名 与信号相关的有效电平 高电平有效（active high） 低电平有效（active low）有反相圈的引脚有反相圈的引脚表示低电平有效表示低电平有效给定逻辑功能只在符号框的内部发生给定逻辑功能只在符号框的内部发

8、生READYREQUESTGOREADY_LREQUEST_LGO_L17等效门符号（摩根定理）反相器反相器缓冲器缓冲器18Bubble-to-Bubble logic design “圈到圈”的逻辑设计AASELBDATA196.2 Circuit TimingXZYFW传播延迟传播延迟 propagation delay 信号通路输入端的变化引起输出端变化所需的时间信号通路输入端的变化引起输出端变化所需的时间t tpHL pHL 和和 t tpLH pLH 可能不同可能不同20传播延迟传播延迟 propagation delay定时分析：取最坏情况延迟定时分析：取最坏情况延迟XZYFWt

9、tpHL pHL 和和 t tpLH pLH 可能不同可能不同最大延迟最大延迟典型延迟典型延迟最小延迟最小延迟080804323232Table 6Table 6-2-2152022226.2 Circuit Timing21定时图（时序图）定时图（时序图）timing diagramGOREADYDATtDATtDATGOREADYDATtRDYtRDY6.2 Circuit Timing22GOREADYDATGOREADYDATtRDYmintRDYmax定时图（时序图）定时图（时序图）timing diagram6.2 Circuit Timing23MSI combinational

10、 logic circuitDecoders (译码器译码器)Encoders (编码器编码器)Multiplexers (多路复用器多路复用器)Parity Circuit (奇偶校验电路奇偶校验电路)Comparators (比较器比较器)Adders (加法器加法器)24Decoder and EncoderMultiple-input, multiple-output circuitdecoderdecoder（译码器译码器） the input code generally has fewer bits than the output code.encoderencoder（编码器编

11、码器） the output code generally has fewer bits than the input code.Enable inputsInput code wordOutputCodewordmap使能输入有效才能使能输入有效才能实现正常映射功能实现正常映射功能25一种最常用的情况EnableinputsInput code wordoutput code wordmap译码器（译码器（decoderdecoder）编码器（编码器（encoderencoder）N-bit binary code1 out of 2n codeEnableinputsInput code

12、wordoutput code wordmap1 out of 2n codeN-bit binary code26 Decoder convert a set of input variables representing a code into a set of variables representing a different code. The relationship between the input and output codes can be expressed in a truth table. Encoded information is presented as n

13、inputs producing 2n outputs. The outputs values can range from 0 to 2n-1. Some decoder generate outputs over a truncated portion of possible values.6.4 Decoders（译码器）（译码器）276.4 Decoders（译码器）（译码器） Binary decoders （二进制译码器）（二进制译码器） Decimal decoders （十进制译码器）（十进制译码器）（BCD译码器）译码器） Seven-segment decoder （七段显

14、示译码器）（七段显示译码器）28 Binary decoders2-4 decoder2-4 decoderY0Y1Y2Y3I0I1EN 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0inputsinputsEN I1 I0outputs Y3 Y2 Y1 Y0Truth table for a 2-to-4 binary decodern to - 2n decoder6.4 Decoders（译码器）（译码器）29 0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0

15、1 1 0 0 1 0 0 1 1 1 1 0 0 0inputsEN I1 I0outputs Y3 Y2 Y1 Y0Truth table for a 2-to-4 binary decoderY0 = EN ( I1 I0 )Y1 = EN ( I1 I0 )Y2 = EN ( I1 I0 )Y3 = EN ( I1 I0 )Yi = EN miLogic diagram: Fig.6-32(b)6.4 Decoders（译码器）（译码器）30Logic diagram: Fig.6-32(b)310 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 0

16、0 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I2I1I0Y7Y1Y0Y2Y3Y4Y5Y6Truth table for a 3-to-8 binary decoder3-83-8decoderdecoderI2I1I0Y0Y1Y7Yi = miYi = EN mi加入使能信号加入使能信号EN32The 74x139 Dual 2-4 decoder2-4 decoder 74x139 33 74x139 1 X

17、 X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1inputsG B Aoutputs Y3_L Y2_L Y1_L Y0_LTruth table of 1/2 74x139The 74x139 Dual 2-4 decoder34The 74x138 3-to-8 decoderG1G2A_LG2B_LY3 = G1 G2A G2B C B AenableselectY3_L = Y3 = (G1 G2A_L G2B_L CBA)= G1 + G2A_L + G2B_L + C+B+A35 Decoder c

18、an be used as minterm or maxterm generators.6.4 Decoders（译码器）（译码器）36用译码器和逻辑门实现逻辑函数用译码器和逻辑门实现逻辑函数F = (X,Y,Z) (0,3,6,7) = (X,Y,Z) (1,2,4,5)对于二进制译码器：对于二进制译码器：Yi = EN mi 当使能端有效时，当使能端有效时，Yi = mi对低电平有效输出：对低电平有效输出：Yi_L = Yi 当使能端有效时，当使能端有效时，Yi_L = mi = MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x13837用译码器和逻辑门实现逻辑函数用译码器

19、和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF = (X,Y,Z) (0,3,6,7)当使能端有效时当使能端有效时Yi = mi38用译码器和逻辑门实现逻辑函数用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF = (X,Y,Z) (0,3,6,7)39= M1 M2 M4 M5= m1 m2 m4 m5F = (X,Y,Z) ( 1, 2, 4, 5 )ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VF哪一个更快？哪一个更快？40 Decoder

20、can be used as minterm or maxterm generators. 74x138 3-to-8 decoder multiple 3-to -8 decoders can be cascaded to form 4-to-16 or even large decoders. 6.4 Decoders（译码器）（译码器）41N0N1N2N3EN_L+5VD0_LD7_LD8_LD15_LDesign of a 4-to-16 decoder using 74X138sDesign of a 4-to-16 decoder using 74X138s思路：思路： 1616个

21、输出需要个输出需要 片片74x13874x138？Y0Y7ABCG1G2AG2BY0Y7ABCG1G2AG2BU1U2 任何时刻只有任何时刻只有一片在工作。一片在工作。 4 4个输入中，个输入中，哪些位控制片选哪些位控制片选哪些位控制输入哪些位控制输入42思考：用思考：用74x13874x138设计设计 5 5-32 译码器译码器3232个输出需要多少片个输出需要多少片74x13874x138？控制任何时刻只有一片工作控制任何时刻只有一片工作 利用使能端利用使能端5 5个输入的低个输入的低3 3位控制输入位控制输入5 5个输入的高个输入的高2 2位控制片选位控制片选 利用利用 2 2-4 译码

22、器译码器Fig.6-3743Fig.6-3744Decimal decodersinputinput：BCD codeBCD codeoutputoutput：1-out-of-10 code1-out-of-10 codeY0Y9I0I1I2I3多余的多余的6 6个状态如何处理？个状态如何处理？输出均无效：拒绝输出均无效：拒绝“翻译翻译”作为任意项处理作为任意项处理 电路内部结构简单电路内部结构简单450 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1

23、0 11 1 1 01 1 1 10 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1

24、 11 1 1 1 1 1 1 1 1 1I3 I2 I1 I00123456789Y0_L Y9_L伪伪码码Dont care terms466.4.8 Seven-segment display（七段显示器）abcdefg dp公共阴极公共阴极abcdefgdp常用的有：常用的有：半导体数码管（半导体数码管（LEDLED）液晶数码管（液晶数码管（LCDLCD）公共阳极公共阳极abcdefg dpCommon cathode seven-segment LED display segment be turned on by high level 1 .Common anode seven-s

25、egment LED display segment be turned on by low level 0.4700110000110BCD to seven-segment Decoder 4800111111001BCD to seven-segment Decoder 49abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e BCD to seven-segment Decoder 50 输入信号：输入信号：BCD码（用码（用A3A2A1A0表示）表示） 输出：七段码（驱动信号输出：七段码（驱动信号a g） 共阴接法：共

26、阴接法：1 表示亮，表示亮，0 表示灭表示灭abcdefg111111011011010011111BCD to seven-segment Decoder 510 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01

27、1 1 1 1 1 11 1 1 0 0 1 1A3 A2 A1 A0a b c d e f g0123456789101112131415任任 意意 项项Truth table526.5 Encoder（编码器）（编码器）Binary Binary encoderencoderA0A1A2I0I1I71 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00

28、 0 0 0 0 0 0 1 1 1 1I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0Truth table for a 8-3 binary encoder2ninputn outputs53A0 = I1 + I3 + I5 + I7A1 = I2 + I3 + I6 + I7A2 = I4 + I5 + I6 + I7前提：任何时刻有且只前提：任何时刻有且只有一个输入端有效。有一个输入端有效。问题问题2：当某时刻出：当某时刻出现多个输入有效？现多个输入有效？优先级（优先级（prioritypriority）1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0

29、 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0Truth table for a 8-3 binary encoder问题问题1：当某时刻无：当某时刻无输入有效？输入有效？6.5 Encoder（编码器）（编码器）54Priority encoders（优先编码器）（优先编码器）A2A1A0IDLEI7I6I

30、5I4I3I2I1I0将将 I0I7 转换为转换为 H0H7，保证任何时刻只有一个有效保证任何时刻只有一个有效H7 = I7H6 = I6 I7H5 = I5 I6 I7H0 = I0 I1 I2 I6 I7A2 = H4 + H5 + H6 + H7A1 = H2 + H3 + H6 + H7A0 = H1 + H3 + H5 + H7数大优先数大优先 如果没有输入有效，则如果没有输入有效，则 IDLE 为为1 IDLE = I0 I1 I6 I755Typical encoder6.5 Encoder（编码器）（编码器）56 74x148 8-line to 3-line priority

31、 encoder Ex: It can be used to identify an event and assign and transmit a code to the control unit based on some priority. Connect the devices to the inputs according to priority. Device with higher priority connects to the higher bit input port.6.5 Encoder（编码器）（编码器）57输输入入输输出出使能输出，用于级联使能输出，用于级联EO组选

32、通输出组选通输出GSEI_L有效有效没有输入请求没有输入请求EO_L有效有效使能输入使能输入EIEI_L有效有效有输入请求有输入请求GS_L有效有效58 优先编码器优先编码器74x148的逻辑功能表的逻辑功能表 输 入输 出 EI_LI0_LI1_LI2_LI3_LI4_LI5_LI6_LI7_LA2_LA1_LA0_LGS_LEO_L11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101EI_L=1，电路不工作，电路不工作，GS_L= EO

33、_L=1， A2 A1 A0 =111 EI_L=0，电路工作，无有效低电平输入，电路工作，无有效低电平输入， A2 A1 A0 =111， GS_L= 1，EO_L=0 ；EI_L=0，电路工作，输入，电路工作，输入07分别有低电平输入时，分别有低电平输入时，A2 A1 A0为为07的编码输出，的编码输出，GS_L =0 ， EO_L =1。 59A2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2 2个个74x14874x148级联为级联为16164 4优先编码器优先编码器16032325 5优先编码器优先编码器需需_片片

34、74x148输入接法？输入接法？输出：输出：5位位61 输入：由输入：由8 86464，需需8 8片片74x14874x148 每片优先级不同（怎样实现？）每片优先级不同（怎样实现？） 保证高位无输入时，次高位才工作保证高位无输入时，次高位才工作 高位芯片的高位芯片的EOEO端接次高位芯片的端接次高位芯片的EIEI端端用用8-38-3优先编码器优先编码器74x14874x148级联为级联为64-664-6优先编码器优先编码器A2A1A0GSEOEII7I0片间优先级的编码片间优先级的编码 利用第利用第9 9片片74x14874x148 每片的每片的GSGS端接到第端接到第9 9片的输入端片的输

35、入端 第第9 9片的输出作为高片的输出作为高3 3位（位（RA5RA5RA3RA3） 输出低电平有效输出低电平有效片内优先级片内优先级片间优先级片间优先级 输出：输出：6 6位位低低3 3位位高高3 3位位8 8片输出片输出A2A2A0A0通过与门作为通过与门作为最终输出的低最终输出的低3 3位位RA2RA2RA0RA062数据流动的控制：数字电路中的门控开关数据流动的控制：数字电路中的门控开关单端控制：单端控制：采用门电路的一个输入端控制其他输入端与输出采用门电路的一个输入端控制其他输入端与输出的联系；的联系；与门：与门：采用采用0阻断信号传输，采用阻断信号传输，采用1让信号通过；让信号通过

36、；或门：或门：采用采用1阻断信号传输，采用阻断信号传输，采用0让信号通过；让信号通过；三态门：三态门：采用采用EN端控制信号传输端控制信号传输636.6 Three-State Devices（三态器件） Three-state buffer (three-state driver)64ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSSRC0SSRC1SSRC2fightingfighting（冲突冲突）利用使能端进行时序控制利用使能端进行时序控制Three-state devices allow multiple sources to share

37、 a single “party line”Typical three-state devices are designed so that they go into the Hi-Z state faster than they come out of the Hi-Z state.P0P1P7SDATA65EN1EN2_L, EN3_Lmax(tpLZmax, tpHZmax)min(tpZLmin, tpZHmin)SSRC2:001237SDATAP0P1P2P3P7Dead time（截止时间）（截止时间）6674x541：octal noninverting three-state

38、 buffer.Two active-low enable inputs.standard MSI Three-State Buffersstandard MSI Three-State Buffers67A1A8G1G2Y0Y774x541A1A8G1G2Y0Y774x541DB0:7数据总线（数据总线（ Data Bus Data Bus ）的表示法）的表示法68A1B1DIRBus transceiver: data can be transferred in either direction.Fig. 6-56DIRG_L69Fig. 6-5670Bidirectional buses

39、 and transceiver operation71 Digital multiplexer provides the digital equivalent of an analog selector switch. It connects one of n inputs to a single output line, so that the logical value of the input is transferred to the output. The one of n input selection is determined by m select inputs, wher

40、e n=2m.6.7 multiplexer（多路复用器）（多路复用器）726.7 multiplexer（多路复用器）（多路复用器）ENSELD0Dn-1YEnable 使能使能Select 选择选择n个个1位数据源位数据源数据输出（数据输出（1位）位）1i 0niiYEN m DENSELD0Dn-1Y使能使能选择选择n个个b位数据源位数据源数据输出（数据输出（b位）位）73EN_L S2 S1 S0 Y Y_L1 X X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1D0 D0D1 D1D2 D2D3 D3D4

41、D4D5 D5D6 D6D7 D7Truth table for a 74X151 8-input 1-bit multiplexerS0S1S274输入输入EN_L S1 X0 00 1 0 0 0 01D0 2D0 3D0 4D01D1 2D1 3D1 4D1Truth table for a 74x157 2-input 4-bit multiplexer 输出输出1Y 2Y 3Y 4Y1D02D03D04D01D12D13D14D1EN751G_L 2G_L B A 1Y 2Y1 1 X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1

42、00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 1 0 01C0 2C01C1 2C11C2 2C21C3 2C31C0 01C1 01C2 01C3 0 0 2C0 0 2C1 0 2C2 0 2C3Truth table for a 74x153 4-input 2-bit multiplexer 双双4 4选选1 1AB1G2G76Expanding MultiplexersExpanding bits 8-input，16-bit multiplexer？ 由由8输入输入1位位8输入输入16位位 需要需要_片片74x151， 每片处理输入输出中的每片处理输入输出中

43、的1位位 选择端连接到每片的选择端连接到每片的S2,S1,S0 注意：选择端的扇出能力注意：选择端的扇出能力 （驱动（驱动_个负载）个负载）ENYYS0S1S2D0D777Expanding the number of data inputs 32-input，1-bit multiplexer？ 数据输入由数据输入由832，需，需4片片 如何控制选择输入端？如何控制选择输入端？ 分为：高位低位分为：高位低位 高位译码器进行高位译码器进行片选片选 低位接到每片的低位接到每片的S2,S1,S0 4片输出用或门得最终输出片输出用或门得最终输出ENYYS0S1S2D0D7Expanding Mult

44、iplexers7879D0D1D2D3D4D5D6D7A0A1A2Y用双用双4选选1数据选择器构成数据选择器构成8选选1数据选择器数据选择器80Using Multiplexers as Boolean Function Generators 10niiiDmENY当使能端有效时，当使能端有效时， 10niiiDmY最小项之和形式最小项之和形式ENS0S1S2D0D1D2D3D4D5D6D7YY74x151To realize the Boolean functionTo realize the Boolean function F = F = (A,B,C)(A,B,C)(0,1,3,7)

45、(0,1,3,7)CBAVCCF=m=m0 01+m1+m1 11+ m1+ m2 20+ m0+ m3 31+ m1+ m4 40+ m0+ m5 50+ m0+ m6 60+ m0+ m7 71 181 If the number of variables in the minterm is equal to the number of select lines To connect the function variables directly to the select inputs. If a minterm i exists in a function, we assign hig

46、h level 1 to the corresponding data inputs Di . Assign lower level 0 to the residual data input .Using Multiplexers as Boolean Function Generators82D0=D1=D2=D3=D5=D8=D9=D11=D14=D15=1D4=D6=D7=D10=D12=D13=0 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) 16-to-1 multiplexerUsing Multiplexers as Boolean Functi

47、on Generators83 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) =ABCD +ABCD +ABCD +ABCD +ABCD +ABCD +ABCD+ABCD+ABCD+ABCD+ABCD 16-to-1 multiplexerABCD are all the select inputsY=miDi (0i15) =ABCDD0 +ABCDD1 +ABCDD2 +ABCDD3 +ABCDD4 +ABCDD5 +ABCDD6 +ABCDD7 +ABCDD8 +ABCDD9 +ABCDD10 +ABCDD11 +ABCDD12+ABCDD13 +ABC

48、DD14 +ABCDD15Y=F, compare two expressionsD0=1; D1=1; D2=1; D3=1; D4=0; D5=1; D6=0; D7=0; D8=1; D9=1; D10=0; D11=1; D12=0; D13=1; D14=1; D15=184 If the number of variables in the minterm is less than the number of select lines F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) 8-to-1 multiplexerUsing Multiplexe

49、rs as Boolean Function Generators85 solution Three variable are used as select inputs. The fourth is connected as need to the multiplexer. F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) 8-to-1 multiplexer86 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) =ABCD+ABCD+ABCD+ABCD+ABCD +ABCD +ABCD +ABCD +ABCD +ABCD +ABC

50、D 8-to-1 multiplexer Treat ABC as the select inputs mi consists of A,B and C. Y=miDi (0i7) =ABCD0 +ABCD1 +ABCD2 +ABCD3 +ABCD4 +ABCD5 +ABCD6 +ABCD7 Y=F, compare two expressions D0=D+D=1; D1=D+D=1; D2=D; D3=0; D4=D+D=1; D5=D; D6=D; D7=D+D=1; 1111111111187 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15)0001111

51、0AB CD000111100 4 12 8 1 5 13 9 3 7 15 11 2 6 14 10 11111111111 Y= miDi (0i7) = ABCD0 +ABCD1 +ABCD2 +ABCD3 +ABCD4 +ABCD5 +ABCD6 +ABCD7 Y=F D0=D+D=1; D1=D+D=1; D2=D; D3=0; D4=D+D=1; D5=D; D6=D; D7=D+D=1; 8800011110AB CD0001111011111111111 C00011110AB01 Y=F D0=D+D=1; D1=D+D=1; D2=D; D3=0; D4=D+D=1; D5

52、=D; D6=D; D7=D+D=1; F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15)11D01DD1降维降维89YZWX00 01 11 10000111101111111YWX00 01 11 100110ZZZZZ0Using a 74x151 to realize the functionUsing a 74x151 to realize the functionF = F = (W,X,Y,Z)(W,X,Y,Z)(0,1,3,7,9,13,14)(0,1,3,7,9,13,14)降维：由降维：由4 4维维3 3维维Treat WTreat W、X X、

53、Y as the select inputs S2Y as the select inputs S2、S1S1、S0S0Z Z？90ENS0S1S2D0D1D2D3D4D5D6D7YY74x151VCCYXWFZUsing 74x151Using 74x151F = F = (W,X,Y,Z)(W,X,Y,Z)(0,1,3,7,9,13,14)(0,1,3,7,9,13,14)0 2 6 4 1 3 7 5 YWX00 01 11 100110ZZZZZ091 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15)4-to-1 multiplexerUsing Mult

54、iplexers as Boolean Function Generators92 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) =ABCD+ABCD+ABCD+ABCD + ABCD + ABCD +ABCD +ABCD + ABCD +ABCD +ABCD 4-to-1 multiplexer Treat AB as the select inputs mi consists of A and B. Y=miDi (0i3) =ABD0 +ABD1 +ABD2 +ABD3 D0=CD+CD+CD+CD=1; D1=CD; D2=CD+CD+CD=D+C;

55、D3=CD+CD+CD=D+C; 93 F(A,B,C,D)=m(0,1,2,3,5,8,9,11,13,14,15) 4-to-1 multiplexer Treat AB as the select inputs mi consists of A and B. Y=miDi (0i3) =ABD0 +ABD1 +ABD2 +ABD3 Y=F D0=CD+CD+CD+CD=1; D1=CD; D2=CD+CD+CD=D+C; D3=CD+CD+CD=D+C; 00011110AB CD000111100 4 12 8 1 5 13 9 3 7 15 11 2 6 14 10 11111111

56、11194又称数据分配器：相当于有多个输出的单刀多掷开又称数据分配器：相当于有多个输出的单刀多掷开关，将从一个数据源来的数据分时送到多个不同的关，将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路通道上去的逻辑电路。数据分配器示意图数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 Demultiplexers （多路分配器）95 用途多路多路复用器复用器SRCASRCBSRCZ多路多路分配器分配器BUSDSTADSTBDSTZSRCSELDSTSELDST : destinationSRC : sourceSEL : selectDemultiplexer

57、s （多路分配器）96InputoutputG1G G2B2BG G2 2A ACBAY0Y1Y2Y3Y4Y5Y6Y700XXXX1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111DUsing a 3-to-8 binary decoder as a 1-bit, 8-output demultiplexer 97数据输入数据输入 SRC使能端使能端利用带使能端的二进制译码器作为多路分配器利用带使能端的二进制

58、译码器作为多路分配器ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138DST0_LDST7_LDSTSEL0DSTSEL1DSTSEL2地址地址选择选择 利用使能端作为数据输入端利用使能端作为数据输入端数据输入数据输入 SRCEN_L986.8 Exclusive-OR gates and parity Circuits（异或门和奇偶校验电路异或门和奇偶校验电路）F = A B=AB+ABF = A B=AB+ABA B =(A B)99Equivalent symbols for XOR and XNOR gatesA B= A 1 1 B=A B=(A B)=(A B)对于

59、异或门、同或门的任何对于异或门、同或门的任何2 2个信号（输入或输出）都个信号（输入或输出）都可以取反，而不改变结果的逻辑功能可以取反，而不改变结果的逻辑功能F=A BABFABFABABFFF=A BF=(A B)F=(A B)Any two signals (inputs or output) of the XOR or XNOR gate may be complemented without changing the resulting logic function.100 Parity Circuits（奇偶校验电路）（奇偶校验电路） odd-parity circuit（奇校验电路

60、）（奇校验电路）G The output is 1 if an odd number of its inputs are 1. (如果输入有奇数个1，则输出为1。) even-parity circuit（偶校验电路）（偶校验电路）G The output is 1 if an even number of its inputs are 1.回顾：用什么可以判断回顾：用什么可以判断1的个数？的个数？101 Parity Circuits（奇偶校验电路）（奇偶校验电路）I1 I2 In = 1 变量为变量为1的个数是奇数的个数是奇数0 变量为变量为1的个数是偶数的个数是偶数I1 I2 In =