处理器结构与原ppt课件

1、第第2章章 Intel IA-32处置器构造与原理处置器构造与原理把一条指令的操作分成多个更小的步骤，每个步骤的操作把一条指令的操作分成多个更小的步骤，每个步骤的操作由专门的电路完成。由专门的电路完成。利用各电路间可并行执行的特点，让各个步骤的执行在时利用各电路间可并行执行的特点，让各个步骤的执行在时间上重叠起来。间上重叠起来。 取指取指1 译码译码1执行执行1 取指取指2 译码译码2执行执行2 取指取指3译码译码3 执行执行3取指取指1 译码译码1执行执行1取指取指2 译码译码2执行执行2取指取指3 译码译码3执行执行3流水线执行方式流水线执行方式2.1 Pentium处置器处置器 随着计算

2、机构造的改良，指令的功能和指令条数添加随着计算机构造的改良，指令的功能和指令条数添加，指令系统变得异常庞大。，指令系统变得异常庞大。 复杂的指令格式和众多的寻址方式使得组合逻辑电路复杂的指令格式和众多的寻址方式使得组合逻辑电路设计更为复杂，采用微程序又会降低执行速度。设计更为复杂，采用微程序又会降低执行速度。 复杂不规整的指令会降低流水线的性能复杂不规整的指令会降低流水线的性能 随着指令条数的添加，完成同一义务的指令组合变多随着指令条数的添加，完成同一义务的指令组合变多，编译系统在最后优化的时候分析就变得更加困难，编译系统在最后优化的时候分析就变得更加困难 优化指令系统，只选用运用频率高的指令

3、，减少指优化指令系统，只选用运用频率高的指令，减少指令条数。令条数。 采用简单的指令格式和寻址方式，指令的长度固定采用简单的指令格式和寻址方式，指令的长度固定，大多数指令能在一个时钟周期内完成。，大多数指令能在一个时钟周期内完成。 除了除了Load/Store指令能访问存储器外外，其他任何指指令能访问存储器外外，其他任何指令的操作数或者为立刻数或者存放在存放器中，因令的操作数或者为立刻数或者存放在存放器中，因此，进展的是存放器与存放器之间从操作。通常此，进展的是存放器与存放器之间从操作。通常RISC处置器设计了大量的存放器暂时存放数据。处置器设计了大量的存放器暂时存放数据。 由于计算机构造简单

4、，所以主要采用硬布线逻辑，由于计算机构造简单，所以主要采用硬布线逻辑，较少运用或者不用微程序控制。较少运用或者不用微程序控制。主机主机主存主存高速缓冲存储器高速缓冲存储器Cache的设立根据是程序访问的部分性原理的设立根据是程序访问的部分性原理 ：for(int i; i100; i+) ai=i*i;2.1.2 Pentium处置器的特性处置器的特性 80 x86系列微处置器兼容系列微处置器兼容 有有64位数据总线、位数据总线、 32位地址总线，寻址空间位地址总线，寻址空间4GB。 RISC型超标量构造型超标量构造 - 两个两个5级整数指令流水线，一个级整数指令流水线，一个8级浮点流水线。级

5、浮点流水线。 具有超级流水线技术的高性能浮点运算器。具有超级流水线技术的高性能浮点运算器。 数据数据-代码分别式高速缓存，符合代码分别式高速缓存，符合MESI协议。协议。 加强的错误检测和报告功能。加强的错误检测和报告功能。 利用片上分支目的缓冲器提高分支指令预测准确性。利用片上分支目的缓冲器提高分支指令预测准确性。 常用的指令不采用微程序设计，而改用硬件实现。常用的指令不采用微程序设计，而改用硬件实现。 支持支持64位外部数据总线突发传输方式位外部数据总线突发传输方式 经过经过APIC总线支持多处置器系统总线支持多处置器系统分支目的分支目的缓冲器缓冲器 代码代码Cache 8KBTLB指令指

6、令指针指针预取缓冲存储器预取缓冲存储器指令译码部件指令译码部件256位位总总 线线 接接 口口 部部 件件分页部件分页部件64位数位数据总线据总线 预取预取地址地址32位地位地址总线址总线控制控制控控 制制 部部 件件地址生成地址生成U流水线流水线地址生成地址生成V流水线流水线控制控制ROMALUU流水线流水线ALUV流水线流水线整数存放器组整数存放器组桶形移位器桶形移位器数据数据 Cache 8KBTLB浮点部件浮点部件控制控制存放器组存放器组加法器加法器除法器除法器乘法器乘法器80位位80位位分支检测和目的地址分支检测和目的地址64位数位数据总线据总线32位地位地址总线址总线32位位32位

7、位32位位32位位32位位32位位2.1.3 Pentium处置器的内部构造与任务原理处置器的内部构造与任务原理 配对的指令必需是简单指令配对的指令必需是简单指令 两条指令之间不可存在两条指令之间不可存在“写后读或写后读或“写后写这写后写这样的存放器相关性样的存放器相关性 一条指令不能同时既包含位移量又包含立刻数一条指令不能同时既包含位移量又包含立刻数 带前缀带前缀JCC指令的指令的OF除外的指令只能出如今除外的指令只能出如今U流水中流水中 浮点运算指令不能和任何指令配对浮点运算指令不能和任何指令配对FCXH除外除外MOV AX, 200MOV CX, AXMOV AX, 200MOV AX,

8、 4122.2 P6微构造的处置器微构造的处置器2.2.1 P6微构造概述微构造概述 采用采用12级级3流水超标量构造流水超标量构造 多路分支预测多路分支预测-预测分支未来的方向，为处置器预预测分支未来的方向，为处置器预 先译码分支之后的指令提供根据先译码分支之后的指令提供根据 动态数据流分析动态数据流分析 - 处置器分析几条指令的数据相关性和资源可用性处置器分析几条指令的数据相关性和资源可用性- 以优化的执行顺序高效地乱序执行这些指令以优化的执行顺序高效地乱序执行这些指令 推测执行推测执行 - 在假设分支走向根底上，执行其中一路指令流在假设分支走向根底上，执行其中一路指令流 双独立总线构造双

9、独立总线构造- 后端总线衔接到后端总线衔接到L2 Cache上上- 前端总线前端总线FSB主要担任主存储器的信息传送操作主要担任主存储器的信息传送操作FSB 前端总线前端总线后端总线后端总线为了提高指令流的执行效率，乱序执行中心监视很为了提高指令流的执行效率，乱序执行中心监视很多条指令，然后在不损失数据完好性的前提下，采用多条指令，然后在不损失数据完好性的前提下，采用能充分发扬多个处置部件并行任务的指令顺序来执行能充分发扬多个处置部件并行任务的指令顺序来执行。这个指令顺序能够和原始程序的不一样。这个指令顺序能够和原始程序的不一样。1A=B+C2P=A*23Q=D-E1和和3可配对同时执行可配对

10、同时执行2.2.2 Pentium III处置器内部构造及任务原理处置器内部构造及任务原理 2.3 NetBurst微构造的处置器微构造的处置器 2.3.1 NetBurst微构造概述微构造概述 衡量衡量CPU的性能目的是的性能目的是CPU完成运用程序所需的总完成运用程序所需的总时间。其计算公式如下：时间。其计算公式如下： CPU性能性能=CPU的主频的主频IPC IPC是每时钟执行的指令条数。是每时钟执行的指令条数。 要提高要提高CPU性能，可采用提高性能，可采用提高CPU主频和提高主频和提高IPC。要提高主频要提高主频减少每个流水级的执行周期减少每个流水级的执行周期要减小每要减小每个流水级

11、的义务量个流水级的义务量将义务再分解将义务再分解添加流水线深度添加流水线深度NetBurst微构造中配置了一种时钟缓冲器电路，可微构造中配置了一种时钟缓冲器电路，可以使该构造下以使该构造下2个执行简单指令的个执行简单指令的ALU和和2个存储地址个存储地址AGU运转在两倍的运转在两倍的CPU中心频率下中心频率下 一个高达一个高达126条指令的超大指令窗口，防止了处置器条指令的超大指令窗口，防止了处置器为了等待配对指令而出现暂时的停顿，也减少了因为了等待配对指令而出现暂时的停顿，也减少了因Cache没命中，到主存中获取数据而产生等待的次没命中，到主存中获取数据而产生等待的次数。数。 一个一个4KB

12、的分支目的缓冲器的分支目的缓冲器BTB记录更多的过去分记录更多的过去分支的历史细节，再配以改良的分支预测算法，使分支的历史细节，再配以改良的分支预测算法，使分支预测失误率比支预测失误率比Pentium III下降了下降了33 。 放弃放弃L1 指令指令Cache的设计，采用执行跟踪的设计，采用执行跟踪Cache，它，它在译码器的后面，按程序流顺序存放曾经译码好的最在译码器的后面，按程序流顺序存放曾经译码好的最多多12,000条微指令，条微指令， 采用了一种采用了一种 “四倍速技术四倍速技术quad pumping，使得，使得前端总线能很方便的任务再前端总线能很方便的任务再4倍于系统总线的频率上

13、。倍于系统总线的频率上。采用采用8路相联的片内路相联的片内L2 Cache ，与中心同频任务，与，与中心同频任务，与CPU中心的公用总线宽度为中心的公用总线宽度为256位，是过去的位，是过去的4倍，这倍，这样主频为样主频为2.8GHz的的Pentium 4其数据带宽将为其数据带宽将为89.6GBps。 2.3.2 Pentium 4处置器内部构造及任务原理处置器内部构造及任务原理 2.3.3 SIMD技术技术 2.3.4 超线程超线程(Hyper-Threading, HT)技术技术ASAS处置器中心处置器中心支持支持HT的的IA-32处置器处置器2个逻辑处置器个逻辑处置器共享一个核共享一个核

14、AS=IA-32构造形状构造形状AS处置器中心处置器中心传统多传统多IA-32处置器系统处置器系统每个处置器一每个处置器一个独立封装个独立封装AS处置器中心处置器中心2.3.5 多核多核(Dual-Core)技术技术 Pentium D IA-32处置器处置器ASAS执行引擎执行引擎执行引擎执行引擎Local APICLocal APICL2 CacheL2 Cache总线接口总线接口总线接口总线接口Pentium EE IA-32处置器处置器系统总线系统总线ASAS执行引擎执行引擎执行引擎执行引擎LocalAPICL2 CacheL2 Cache总线接口总线接口总线接口总线接口系统总线系统总

15、线ASASLocalAPICLocalAPICLocalAPICAMD的双核的双核Intel的双核的双核2.3.6 Intel的的EM64T技术技术 2.4 Core微构造的处置器微构造的处置器 2.4.1 Core微构造的引入微构造的引入 NetBurst微构造的缺陷：微构造的缺陷：IPC表现不佳，同频情况下表现不佳，同频情况下Pentium 4有时还不如前代有时还不如前代的的Pentium III频率提高后，功耗随之上升，功耗过高，影响了主频频率提高后，功耗随之上升，功耗过高，影响了主频的进一步提高。的进一步提高。 Power = Cdynamic电压电压电压电压频率频率 其中其中Cdyn

16、amic是面积与处于活泼形状的数据位是面积与处于活泼形状的数据位翻翻转的触发器数量的乘积。转的触发器数量的乘积。桌面平台的桌面平台的Conroe 挪动平台的挪动平台的Merom 效力器平台的效力器平台的Woodcrest Core处置器处置器 Core 2处置器处置器 单核的单核的Core Solo 双核的双核的Core Duo, Core 2 Duo 四核的四核的Core 2 Quad 2.4.2 Conroe处置器内部构造与特点处置器内部构造与特点 宽位动态执行宽位动态执行(Wide Dynamic Execution) 着眼点在于提高每时钟周期处置的指令数，改着眼点在于提高每时钟周期处置

17、的指令数，改善执行时间和能源效率，同时完好的取、发射善执行时间和能源效率，同时完好的取、发射、执行、执行4条指令条指令 宏交融宏交融macrofusion技术可以在译码期间将技术可以在译码期间将常见的指令对组合到一个单独的微代码中常见的指令对组合到一个单独的微代码中Micro-op 微代码交融微代码交融Micro-op fusion技术能在微代技术能在微代码执行前将译码自同一个码执行前将译码自同一个x86指令的几个微代码指令的几个微代码交融成更少的微代码交融成更少的微代码 智能效果管理智能效果管理Intelligent Power Capability 超细粒度功耗控制可以只对处于任务形状的部

18、超细粒度功耗控制可以只对处于任务形状的部件提供电源，而封锁非任务部件的电源供应，件提供电源，而封锁非任务部件的电源供应，从而有效降低功耗。从而有效降低功耗。 分别总线技术可以使总线宽度动态顺应数据宽分别总线技术可以使总线宽度动态顺应数据宽度的需求，对无效的信息位使其进入低电压形度的需求，对无效的信息位使其进入低电压形状，从而进一步降低功耗。状，从而进一步降低功耗。 效果管理平台技术经过调整散热风扇运作方式效果管理平台技术经过调整散热风扇运作方式，从外部降低处置器温度。，从外部降低处置器温度。 Intel 智能内存访问智能内存访问Intel Smart Memory Access 内存消歧技术利

19、用装载内存消歧技术利用装载load数据指令和存数据指令和存储储store数据指令之间的乱序执行来提高乱数据指令之间的乱序执行来提高乱序执行部件的效率序执行部件的效率 高级预取技术处理了确保被运用的数据曾经位高级预取技术处理了确保被运用的数据曾经位于最接近能获得最小内存延迟的地方的问题。于最接近能获得最小内存延迟的地方的问题。 Intel高级智能高级智能Cache (Intel Advanced Smart Cache) 采用了共享采用了共享L2 Cache的双核构造的双核构造 可以在两个中心间动态调整可以在两个中心间动态调整L2 Cache的分配的分配 ASAS执行引擎执行引擎执行引擎执行引擎

20、Local APICLocal APICL2 Cache总线接口总线接口系统总线系统总线2.4.4 45nm的酷睿的酷睿2处置器处置器Penryn的新特性的新特性 英特尔的英特尔的45nm高高K金属栅极制程技术金属栅极制程技术 晶体管密度提升近一倍晶体管密度提升近一倍 晶体管切换功耗降低近晶体管切换功耗降低近 30% 晶体管切换速度提高晶体管切换速度提高 20% 以上，源极漏极漏电以上，源极漏极漏电率降低率降低5倍以上倍以上 晶体管栅极氧化层漏电率降低晶体管栅极氧化层漏电率降低 10 倍以上，从而倍以上，从而实现更低的功耗和更耐久的电池运用时间实现更低的功耗和更耐久的电池运用时间 全新英特尔全

21、新英特尔SSE4.1指令指令 添加对两个不同的添加对两个不同的 32 位向量整数乘法操作的支位向量整数乘法操作的支持持 引入引入 8 位无符号的最小位无符号的最小/最大操作，以及最大操作，以及 16 位位和和 32 位有符号和无符号的版本位有符号和无符号的版本 添加高度公用的操作，从而带来显著的运用级添加高度公用的操作，从而带来显著的运用级增益增益 视频编码加速功能视频编码加速功能 浮点点积操作对于游戏和浮点点积操作对于游戏和 3D 内容创建非常内容创建非常重要重要 流加载指令对于视频处置、成像，以及在图流加载指令对于视频处置、成像，以及在图形处置器和处置器之间共享数据的运用非常重形处置器和处

22、置器之间共享数据的运用非常重要要 加强的大型英特尔加强的大型英特尔 高级智能高速缓存高级智能高速缓存 二级高速缓存增大二级高速缓存增大 50%并搭配并搭配24路组相联设计路组相联设计，可进一步提高命中率并最大限制提升运用率，可进一步提高命中率并最大限制提升运用率。 加强型英特尔加强型英特尔 虚拟化技术虚拟化技术 经过改良微体系构造而不是虚拟机软件，使虚经过改良微体系构造而不是虚拟机软件，使虚拟机迁移速度平均提高拟机迁移速度平均提高25-75%。 快速快速 Radix-16 除法器除法器 可在每次迭代中计算可在每次迭代中计算4位的商上代是位的商上代是2位，位，从而使延迟降低了从而使延迟降低了2倍

23、。倍。 加强型英特尔加强型英特尔 动态加速技术动态加速技术 当一个内核处于空闲形状时，该加强特性可利当一个内核处于空闲形状时，该加强特性可利用该内核释放的性能扩展空间如电能，来用该内核释放的性能扩展空间如电能，来提升另一个仍处于激活形状的内核性能。提升另一个仍处于激活形状的内核性能。2.5 Nehalem微架构的处置器微架构的处置器 Nehalem微架构根本特点微架构根本特点 原生四核构造原生四核构造 采用采用SMT技术，每核可同时执行技术，每核可同时执行2个线程个线程 4发射超标量，每核四条发射超标量，每核四条16级流水线级流水线 48位虚拟地址空间，位虚拟地址空间，40位物理地址空间位物理

24、地址空间 45nm芯片工艺芯片工艺 Nehalem微架构的新特点微架构的新特点 更大的并行性更大的并行性 添加了乱序调查窗和调度表添加了乱序调查窗和调度表 改良后的更高效的算法改良后的更高效的算法 加快线程同步原语的执行加快线程同步原语的执行 加快了分支预测失败时的处置速度加快了分支预测失败时的处置速度 改良了硬件预取和改良了硬件预取和Load-Store调度调度 提高了分支预测的性能提高了分支预测的性能 新添加了新添加了2级分支目的缓冲器，增大了对指令流级分支目的缓冲器，增大了对指令流历史的记录历史的记录 新添加了重命名式前往栈缓冲，存放新添加了重命名式前往栈缓冲，存放CALL指指令的前往地

25、址，并防止前往栈缓冲溢出令的前往地址，并防止前往栈缓冲溢出 Nehalem微架构的新特点微架构的新特点 采用采用SMT同时多线程技术同时多线程技术 同一个执行核能同时执行两个线程同一个执行核能同时执行两个线程 新的缓存构造新的缓存构造 与与Core微架构一样的微架构一样的L1 Cache32KB指令指令Cache与与32KB数据数据Cache 每个核配新的每个核配新的256KB极低延迟极低延迟L2 Cache 新增新增8MB包含共享式包含共享式 L3 Cache，当，当L3 Cache没没有命中，那么数据一定不在有命中，那么数据一定不在L1和和L2 Cache中中 集成了内存控制器集成了内存控

26、制器 支持支持3通道的通道的DDR3内存内存 Nehalem微架构的新特点微架构的新特点 用用QuickPath替代了前端总线替代了前端总线FSB 最大带宽高达最大带宽高达25.6GB/s 采用高速差分信号传送采用高速差分信号传送 采用点到点互连技术，不仅衔接采用点到点互连技术，不仅衔接CPU和北桥，和北桥，还作为还作为CPU与与CPU之间的衔接之间的衔接2.6 IA-32处置器根本执行环境处置器根本执行环境 比较项目比较项目实地址模式实地址模式虚拟虚拟8086模式模式内存管理内存管理分段管理分段管理既分段又分页既分段又分页存储空间存储空间1MB每个每个8086程序任务寻址程序任务寻址1MB，

27、总寻，总寻址空间址空间4GB多任务多任务不支持不支持支持，虚拟支持，虚拟8086模式是模式是Pentium保保护模式中多任务的一个任务护模式中多任务的一个任务2.6.2 IA-32处置器中的存放器处置器中的存放器 调试与测试存放器调试与测试存放器浮点存放器浮点存放器AH ALBH BLCH CLDH DLSPBPDISI累加器累加器基址变址基址变址计数计数数据数据堆栈指针堆栈指针基址指针基址指针目的变址目的变址源变址源变址32位位16位位AXBXCXDXSPBPDISI16位称号位称号EAXEBXECXEDXESPEBPEDIESI32位称号位称号高高16位扩展位扩展 可以可以32位、位、16

28、位或位或8位方式访问，例如，位方式访问，例如， EAX可运用可运用16位的位的AX，也可以运用，也可以运用8位的位的AH、AL 存放地址的偏移量，也可存放操作数，存放地址的偏移量，也可存放操作数， 但只能以但只能以32位或位或16位为单位访问位为单位访问如：如：ESI可以运用可以运用16位的位的SI 段存放器均为段存放器均为16位的存放器位的存放器 用于存储器寻址，存放段的开场地址用于存储器寻址，存放段的开场地址 在在64位方式下，位方式下，FS, GS无效，无效，CS, DS, ES, SS均指向基地址为均指向基地址为0的的“段。段。堆栈段堆栈段数据段数据段附加段附加段代码段代码段16位的位

29、的IP高高16位扩展位扩展32位指令指针存放器位指令指针存放器EIP32位的位的EIP高高32位扩展位扩展64位指令指针存放器位指令指针存放器RIP 8086/8088程序形状存放器标志存放器程序形状存放器标志存放器 b15 b8 b7 b0 OF DF IF TF SF ZF AF PF CF符号符号 称号称号 值为值为“1的条件的条件 CF 进位标志进位标志 加加/减法时产生进位减法时产生进位/借位借位 OF 溢出标志溢出标志 运算结果超出有符号整数能表示的范围运算结果超出有符号整数能表示的范围 ZF 零标志零标志 运算结果为运算结果为0时时 SF 符号标志符号标志 运算结果的最高位为运算

30、结果的最高位为“1时时 AF 辅助进位标志辅助进位标志 运算时半字节运算时半字节b3产生进位产生进位/借位借位 PF 奇偶标志奇偶标志 操作结果低操作结果低8位为位为“1的位数为偶数时的位数为偶数时 DF 方向标志方向标志 串操作中地址指针向低地址方向挪动串操作中地址指针向低地址方向挪动 IF 中断允许标志中断允许标志 允许允许CPU呼应可屏蔽中断恳求时呼应可屏蔽中断恳求时 TF 跟踪标志跟踪标志 CPU处于单步执行的任务方式处于单步执行的任务方式思索题：以下的几个思索题：以下的几个4位十六进制数相加，会使得位十六进制数相加，会使得8088形状存放器的以下几位为什么值？形状存放器的以下几位为什

31、么值？PFAFZFSF8000H8000H+0000HC000HC000H+8000H4008H4008H+8010H0808HC000H+C808H符号符号 称号称号 值为值为“1的条件的条件 IOPL IO特权位特权位 其值表示该义务运用的其值表示该义务运用的I/O操作的特权级操作的特权级 00为最高的中心级，为最高的中心级，11是最低的用户级是最低的用户级 NT 嵌套标志嵌套标志 当前义务嵌套在另一个义务中时当前义务嵌套在另一个义务中时 RF 恢复标志恢复标志 DBUG调试时忽略下一条指令遇到的断点调试时忽略下一条指令遇到的断点 VM 虚拟虚拟8086方式方式 从维护方式进入到虚拟从维护

32、方式进入到虚拟8086方式方式 AC 对齐检查对齐检查 当有数据访问出现对齐缺点的时候当有数据访问出现对齐缺点的时候 VIF 虚拟中断位虚拟中断位 允许允许V86扩展或允许维护方式虚拟中断扩展或允许维护方式虚拟中断 VIP 虚拟中断挂起位虚拟中断挂起位 虚拟中断被挂起虚拟中断被挂起 ID 标识位标识位 对它的读写阐明处置器支持对它的读写阐明处置器支持CPUIDOF3122 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0DF IF TF SFZFAFCFPFIOPLNTRFVMACVIFVIPID保 留31 12 11 4 3 0P

33、WTPCD页目录基地址存放器页目录基地址存放器CR3页缺点线性地址存放器页缺点线性地址存放器CR231 0保保 留留CR1WP31 30 29 18 17 16 5 4 3 2 1 0NEETPEMPNWCDPGCR031 0EMTSAMPGEPCE31 10 9 8 7 6 5 4 3 2 1 0MCEPAE PSE DE TSDVMEPVI保管，缺省为全保管，缺省为全0CR4* OSFXSR* OSXMMEXCPT写维护写维护 定位屏蔽定位屏蔽 允许分页允许分页制止制止Cache 不写贯穿不写贯穿维护方式允许维护方式允许 浮点协处置器监控浮点协处置器监控 模拟浮点协处置器模拟浮点协处置器义

34、务切换义务切换 处置器扩展类型处置器扩展类型 数值异常数值异常 WP31 30 29 18 17 16 5 4 3 2 1 0NEETPEMPNWCDPGCR0EMTSAMCR0是在以前是在以前286MSW机器形状字根底上扩展来的机器形状字根底上扩展来的，可在中心级中用，可在中心级中用MOV EAX, CR0/MOV CR0, EAX指指令来读取和写入。令来读取和写入。制止制止Cache页面写贯穿页面写贯穿 31 12 11 4 3 0PWTPCD页目录基地址存放器页目录基地址存放器CR3性能计数器允许性能计数器允许页全局允许页全局允许允许机器检查允许机器检查 物理地址扩展物理地址扩展页大小扩

35、展位页大小扩展位 调试扩展位调试扩展位 制止定时标志制止定时标志 维护方式虚拟中断维护方式虚拟中断 虚拟虚拟8086方式扩展方式扩展 PGEPCE831 7 6 5 4 3 2 1 0MCEPAE PSE DE TSDVMEPVI保管，缺省为全保管，缺省为全0CR4全局描画符表全局描画符表32位线性地址位线性地址 16位界限值位界限值 中断描画符表中断描画符表32位线性地址位线性地址 16位界限值位界限值 TSS的的16位选择字位选择字 LDT的的16位选择字位选择字 当机器复位的时候当机器复位的时候CS=FFFFH，EIP, DS, ES, SS, FS, GS以及以及EFLAGS存放器被清

36、零。由于复位之存放器被清零。由于复位之后后CS:EIP= FFFF:00000000，因此机器复位或开，因此机器复位或开机后，都会自动从这个地址开场取指令，这里应机后，都会自动从这个地址开场取指令，这里应该是该是BIOS的第一条指令。的第一条指令。1. Pentium的根本数据类型的根本数据类型类类 型型位数位数无符号数范围无符号数范围有符号数范围有符号数范围字节字节80255-128+127字字16065535-32768+32767双字双字320232-1(4G-1)-231+231-1四字四字640264-1(16T-1)-263+263-12.6.3 IA-32处置器在实地址方式下的存储管理处置器在实地址方式下的存储管理类型类型符号符号位数位数有效位有效位数数阶码阶码位数位数数据范围数据范围单精度浮点数单精度浮点数1