2016年计算机原理复习重点

1、复习重点第1章绪论（概念）1计算机系统的组成分为两大范畴：硬件和软件。书P4图1-1计算机硬件分为主机和外设；计算机软件分为系统软件和应用软件两大类。2 计算机系统的组成：冯诺依曼计算机基本特点：采用二进制形式表示指令和数据；计算机采用存储程序的工作方式；计算机硬件由存储器、运算器、控制器、输入设备和输出设备组成。了解主要部件功能。3 存储系统通常分为三级存储体系是指：Cache内存外存三层架构，通常内存（主存）和Cache由半导体存储器构成。4 总线概念计算机中各个功能部件是通过总线连接的，它是各部件之间进行信息传输的公共线路。总线：一组公共信息传输线路，能为多个部件服务，可分时地发送与接收

2、各个部件的信息。总线的数据通路宽度：指能够一次并行传送的数据位数。总线分为单向总线和双向总线。（传送方向分）单向总线：挂在总线上的一些部件将信息有选择地传向另一些部件，却不能反向传送；双向总线：挂在总线上的任何一个部件或设备都可以从总线上有选择地接受其他部件或设备的信息，而且能通过总线有选择的向其他部件或设备发送信息。根据所传信息种类不同，通常系统总线可以分为三种：数据总线DB、地址总线AB、控制总线CB5 计算机系统的层次结构从语言功能角度划分层次结构，一般地，计算机的语言由低到高可以分成机器语言、汇编语言、高级语言和专用语言等计算机硬件的物理功能是执行机器语言，机器语言是能够被计算机硬件直

3、接识别的语言。汇编语言是一种面向机器结构的低级程序设计语言。6 计算机的主要指标机器基本字长：参与计算机运算的操作数的基本位数。存储器容量：一般，以字节数表示存储器容量，例如：1KB=210B；1MB=220B；1GB=230B；1TB=240B第2章数据信息表示2.1数值数据的信息表示（掌握）1进位计数制之间的转换2数的小数点表示根据小数点位置是否固定，数的格式分为两种表示形式，分别是定点数和浮点数。定点数的表示：定点正数、小数（重点是小数）原码/补码/反码表示范围如习题2.4:分别写出字长8位（含1符号位）定点小数的原、补、反码表示时的十进制数范围浮点数的表示：典型/IEEE典型形式：用一

4、对定点数（阶码和尾数）来表示浮点数的表示范围主要由阶码决定，精度则主要由尾数决定。规格化浮点数：尾数：1/2<|M|<1正数，规格化表示的尾数形式为：0.1xxx补码表示的负数，规格化表示的尾数形式为：1.0xxx如：习题2.5:浮点字长为32位，其中阶码8位（含1位阶符），基值为2,尾数24位（含1位数符），若阶码和尾数采用同一种机器数形式，试问当该浮点数分别用原码和补码表示时，且尾数为规格化形式，分别写出它们所对应的最大正数、最小正数、最大负数和最小负数的机器数形式及十进制真值移码：移码通常用于表示浮点数的阶码如果浮点数的阶码有n+1位（包括1位符号位），其阶码的表数范围为-2

5、n+（2n-1）,则阶码x的移码定义为：x移=2n+x,-2n<xN1移码的性质：当x<0时，x移的符号位（最高位）为0,当x>0时，冈移的符号位为1,与原、补码符号相反。由x补得到x移的方法是变x补的符号位取反，其他各位相同。IEEE754标准掌握熟悉：IEEE754标准单精度格式（短实数格式）共32位。即:阶码8位（含1位符号位），移码（变形移码）表示，偏置量为127,以2为底。即：阶码二阶码真值+127尾数24位（包才1位数符），原码表示，实际数值：数符1位，尾数23+1位（隐含整数1）。即尾数有效值为1.M（将尾数移位成1.M形式，在尾数部分只显示小数点右侧的23位尾

6、数）如，习题2.8已知十进制（或二进制）数值，表示成IEEE754标准的32位短实数浮点数格式如，习题2.9已知浮点数表示数值，写出十进制真值。2.2非数值数据（了解）如：ASCII码目前使用最广泛的字符编码方案是ASCII码，一个字符的ASCII码占用主存储器的一个字节单元，如果是字符序列，通常则占用主存多个连续的字节单元。第3章数值运算及运算器3.1 基本算术运算的实现（概念）1 加法器有两种形式：串行加法器和并行加法器串行加法器：n位字长的加法器仅有一位全加器，使用移位寄存器从低位到高位串行地提供操作数，分n步进行相加并行加法器：全加器位数和操作数位数相同，同时对所有位进行求和。2 并行

7、加法器的进位结构并行加法器中传递进位信号的逻辑线路称为进位链进位线路结构分为：串行进位、并行进位；将整个加法器分组，对组内、组间分别采用串行或并行进位。例如：有组内并行、组间串行，组内并行、组间并行等进位结构3.2 定点运算（掌握）（带符号数1、2位乘）掌握运算方法。重点：补码两位乘如习题3.3原码一位乘法习题3.4（1）补码一位乘习题3.5（1）补码两位乘3.3 浮点运算（掌握）（加、减、乘）掌握运算方法。重点：浮点数乘法如习题3.8（1）浮点数加、减习题3.9（1）浮点数乘法3.4 运算器举例（概念）1 74181：算术逻辑单元，具有组内并行进位链，提供了辅助函数G，P供组间进位链使用。1

8、片74181可以作为1个4位的小组，组间可采用串行进位，也可采用并行进位。通过采用组间并行进位，看增加1片74182并行进位部件。2 74182（先行进位发生器）提供：组间并行进位信号。第4章指令系统（掌握）（8086指令系统）1. 指令系统：是指一台计算机所能执行的全部指令的集合。2. 指令的基本格式：一条指令实际上包括两种信息，即操作码和地址码。3. 8086/8088的CPU结构：P978086CPU采用了指令流水线结构，将取指令（或取操作数）与执行指令的功能分别由两个独立部件实现，即总线接口部件BIU与执行部件EU。4. 8086/8088的主存储器结构8086CPU的主存单元地址为2

9、0位，其主存容量为1M字节，而CPU内部的寄存器和数据通路都是16位。8086将1MBf主存空间划分为若干段，每个段的最大长度为64KB单兀。偏移量为:0000HFFFFH物理地址：20位真正地址，00000HFFFFFH8086中，编程访问主存单元式，通常采用逻辑地址：由段基值和偏移地址（段内偏移量）组成。主存单元的逻辑地址=段基值：段内偏移量逻辑地址与物理地址白转换：物理地址=（段R）*16+偏移量主存支持字/字节访问：，一个字节数据（8位二进制数）占用一个字节存储单元，字寻址：一个字数据（16位二进制数）的存储占用相邻的2个字节存储单元高地址存高8位；低地址存低8位。（即，字单元的地址用

10、其低地址来表示）。5. 8086/8088CPU中的寄存器P988086CPU中包含8个16位通用寄存器和4个16位段寄存器。段寄存器：相应段的首址的高16位（段基值）CS代码段段寄存器，用来存放当前代码段首址的高16位。DS:数据段段寄存器，用来存放当前数据段首址的高16位。ES附加段段寄存器，用来存放当前附加段首址的高16位。SS堆栈段段寄存器，用来存放当前堆栈段首址的高16位。8086主机在程序运行时，最多只能有4个当前段。因为段寄存器的数目只有4个。通用R（8个16位R）:地址指针R（给出段内偏移量）：SLDI、SRBP数据R:16位AX、BXCXDX;每个可分成2个8位的寄存器IP:

11、8086CPU中指令指针寄存器，用来存放需要访问的指令距离代码段首地址的偏移量。FRflagsregister标志寄存器，用来存放当前程序的运行状态和工作方式。了解6个状态标志位和3个控制标志位功能。其中存储的信息通常被称为程序状态字（PSW）CRPRZF、SROF、AF（状态标志位）TF、DF、IF（控制标志位）HO8M7FU的仙上帝奇裾的姑构如图111所示.U14IJI；t|10457右5432Ift011.1归口新百郭位示京附甘由整总站成艇ZF率称心使09roFlag）时淅忖乘工皆母。.电声用/口ZFM,币时/0*pf个周拈主拉（ParityFlag）刈腺姆H就超低8注中T时个我r岭个做

12、为%我、pfj：1t号削工明SF肝寸存由拉（目闻门Flag）艮映培同学福时杵子.峰翼行耒为身，SFX1,否可置0.CF止住器忠拉仁arryF抽）凡瞠£若看里米麦否产生地笈点储保.比意形更弊及尚由吃住务立南和止住改者价UtCFJU,否叫工。OF证也非忐ftfBerfl。*Ffig）反嗔汨寻子坦鼻凡古城止.再算结A些过了B金五才16位府补宁长梏灰片元国,OF1.1,杏时M。.AF此站胜也比心廿心"川山巾Fl.）年心嫉性时鼠率*命哥耳丰才批出或僧也：季卓伟时帆字与曲事亨崎比性房将任,AF>1,frljJLUuOF才怎出出住（DirtictlcjnFI39）.上定中此理Ju奉

13、蚣刷每盘裳咋心、d岭时发，dL%附身央微带匕2d避M,否则述aeir中稀非总iiGntEjM门由0决定CPV工哥喻应好木可易堇*郎诃苒a犷41升.CPU尢it*应外弧的可粕麻中斯姆奥，TF胞酢心忐位（TYilpFI啊）TFitiLJ-ainj,CPUAxf1KA.肝蕾*于陵式此起CPU小号玳甘一步摘金啰不产生一个步出座，立金厩手程序妁西运，aoB6/8C0Dti*5?f*TF林中*6 .熟悉掌握8086指令系统的与数据和存储器相关的各寻址方式立即、寄存器、直接、寄存器间接、变址、基址变址寻址方式等如，习题4.7:指出各指令的操作数的寻址方式。7 .熟悉掌握8086指令系统各指令助记符、指令的功

14、能p114如，习题4.9:判断指令对错能读程序，写结果如，习题4.128 .堆栈操作：P1198086的堆栈是在主存中设置的按照后进先出方式进行操作的一段存储空间，由SS指定的一段存储器（段长.64KB）构成。8086的堆栈自下向上生成的堆栈。栈底地址大于栈顶地址SP栈顶指针，其内容表示操作过程中栈顶单元相对于堆栈段基址的偏移量。8086/8088堆栈规定：以字（2个字节）为单位进行存取。入栈：SP内容减2,入栈内容传送到SP和（SP）+1所指向的主存字节单元中出栈：栈顶字内容出栈，SP内容加2,栈顶下移2个字节，释放原栈顶字空间如，习题4.14第5章中央处理器（CPU5.1 CPU的总体结构

15、及设计(掌握)1. CPU的主要功能是从主存储器中取出指令、解释指令和执行指令。2. CPU基本组成：传统的CPU由运算器和控制器组成。随着CPU设计技术的不断发展，目前CPU内部组成主要有：控制部件(CU)算术逻辑运算部件(ALU)Cache存储器中断系统各种寄存器CPU内部数据通路3. 模型机CPU的总体结构：以8086的结构及指令系统为基础简化设计模型机单BUS结构：CPU存储器及I/O部件挂接在一组系统总线上，同步方式工作模型机的CPU只保留EU结构CPU内总线(IBUS)4.模型机CPU中寄存器设置P151,各寄存器功能(1)寄存器组：设置AX、BX、CX、DXSI、DI、BP及SP

16、,共8个16位寄存器(2)总线暂存器RBL:16位，可以暂存、锁住CPU内总线旧US上的数据。(3)移位寄存器(SR):16位，接收暂存旧US上的数据，并且具有移位功能(逻辑左右移、算术左右移及循环左右移)(4) IR指令寄存器：16位，用来存放当前正在执行的一条指令。(5) PC程序计数器：16位，存放当前或下一条指令在主存中的地址。(6) MAR:主存地址寄存器，存放CPU访问主存或I/O接口的地址(7) MDR:主存数据寄存器，存放CPU与主存或I/O接口之间传送的数据5 .ALU部件：算术逻辑运算部件由ALU、RA、RR三态门及FR组成6 .控制部件CU:是CPU的核心部件。功能：根据

17、指令操作码的不同，与时序系统配合产生相应的控制信号，以控制机器正确运行5.2 指令周期、指令流程及微操作命令(掌握)1 .多级时序概念：(1)指令周期：执行一条指令的时间。(2)机器周期：(CPU工作周期)把指令周期分成若干个子周期，每个子周期称为机器周期。(3)节拍(时钟周期)：完成一步基本操作的时间段。(4)时钟脉冲信号：时序系统的基本定时信号。2 .模型机设置五种工作周期：(1)取指周期FI：取指译码(2)目的周期DST:形成目的地址，获得目的操作数(3)源周期SRC形成源地址，获得源操作数(4)执行周期EXC运算、存结果/形成转移地址(5)中断响应周期INT:进行中断处理周期状态触发器

18、：5个触发器对应上面5种工作周期，任一时刻只有一个为1。3 .熟悉指令流程及微操作命令。P150模型机结构及控制信号。P167开始的，各指令流程图重点：根据给出指令，拟出指令流程及微操作时间表如，习题5.9(4),习题5.10(2),习题5.11(3)注意：节拍转换和周期转换的微命令，有三种情况节拍转换：T+1(CLK)周期转换：1->T0(CLK),1->DST(CLK)(例：下一拍从FI周期进入DST目的周期)指令转换：本条指令的最后一步操作，在没有中断请求的情况下，进入下一取指周期。1->T0(CLk),1->FI(1->INT)(CLK)5.3 微程序控制

19、部件的组成与设计(概念)1 .按照产生微命令的方式不同，控制器分为两大类：组合逻辑控制器和微程序控制器。2 .微命令与微操作微命令：最小单位的控制信号，如开/关控制门等微操作：由微命令控制实现的基本操作3 .微指令与微周期微指令：若干个微命令的组合，实现可并行的操作微周期：从CM(控制存储器)中读取一条微指令并执行相应的微操作所需的时间4 .相容性和相斥性微命令相容性微命令：在一个微周期可同时发出的微命令相斥性微命令：同一个微周期不能同时发出的微命令5 .工作程序与微程序、主存储器与CM工作程序：以机器指令为单位存放在主存中微程序：以微指令为单位存放在CM中不能互相取代6 .微命令字段的设计常

20、用编码方法：直接控制编码(不译码法)、字段直接编译法字段间接编译法7 .微指令格式：由微指令的编码方式来决定，分为水平型微指令、垂直型微指令5.4 组合逻辑控制部件的组成与设计(概念)1 .组合逻辑控制部件主要由多级时序电路以及微操作信号发生器等逻辑电路组成。2 .在模型机组合逻辑控制部件中的时序系统，采用三级时序构成，即：时序系统产生机器工作周期、时钟周期(节拍)及时钟脉冲。3 .组合逻辑控制部件的核心部件是微操作信号发生器。5.5 CPU的发展简介(了解)第6章存储系统6.1存储器概述（概念）1 .存储系统：为了使所有信息以各种方式分布于不同的存储器上，系统中必须使用由多种不同工艺存储器组

21、成的存储系统2 .存储器的种类繁多，从不同的角度出发，存储器可以分为不同的种类。1） 按存储介质：半导体、磁介质、光介质等。2） 按信息的可保存性：易失性、非易失性3） 按存取方式：RAM、ROM、SAM、DAM4） 按在计算机系统中的功能：主存储器、辅助存储器、Cache存储器和控制存储器3 .存储器的主要技术指标有三个：容量、速度和位价格。4 .存储容量：存储容量是指存储器能存放二进制信息的总数，即存储容量=存储单元个数X存储字长目前的计算机存储容量基本单位是字节（Byte）,1个Byte是8位二进制位（bit）,因而存储容量也可用字节总数来表示，即：存储容量=存储单元个数x存储字长/85

22、 .存储系统的分层结构：CPU寄存器、cache、主存、辅存、脱机大容量存储器6.2随机存取存储器和只读存储器（掌握）1.RAM可分为SRAM芯片和DRAM芯片两种。SRAM特点：存取速度快、集成度低、功耗大；DRAM特点：存取速度较SRAM慢、集成度高、功耗小。2 .动态随机访问存储器（DRAM）由于存在电容电荷泄漏问题，必须定期动态刷新，刷新方式主要有三种，分别是集中刷新方式、分散刷新方式和异步刷新方式。3 .主存容量的扩展重点：掌握位扩展和字扩展的方法，实现存储器设计如，习题6.9,6.104 .半导体只读存储器掩模型只读存储器MROM可编程（一次编程型）只读存储器PROM可擦除可编程（

23、可重编程）只读存储器EPROM例如：2716EPROM（2K*8位）电擦除可重写只读存储器EEPROM（E2PROM）（1）字擦除方式（2）数据块擦除方式闪速存储器FlashEPROM5 .总线的数据通路宽度：数据总线一次能并行传送的位数6 .主存储器中通常用地址来区分各存储单元，可以按字节编址,也可以按字编址7 .Intel8088:主存按字节编址，数御总线8.。1个总线周期占用4个CPU时钟周期，读/写8位8 .Intel8086:数据总线161位，一个总线周期存/取两个字节。送偶单元地址。数据总线低8位，传送偶单元数据。数据总线高8位，传送奇单元数据。偶存储体和奇存储体概念6.3-6.6

24、（了解）存储系统中增加高速缓存Cache,解决主存与CPU间速度不匹配的问题第7章输入/输出系统及外围设备（概念）1 .计算机总线是计算机各部件之间传输信息的公共通路。根据总线传送信息的性质，可将其进一步细分为数据总线、地址总线和控制总线。2 .I/O接口是位于系统与外设间、用来协助完成数据传送和传送控制任务的电路。3 .接口中要分别传送数据信息、控制信息和状态信息，接口中分设各自相应的寄存器，将这些不同的寄存器称之为I/O端口，赋以不同的端口地址。4 .一般来说，接口中包含有数据端口、命令端口和状态端口。存放数据信息的寄存器称为数据端口，存放控制命令的寄存器称为命令端口，存放状态信息的寄存器

25、称为状态端口。I5 .I/O端口编址方式有两种：独立编址、统一编址6 .主机与外设间信息传输的控制方式：程序直接控制方式、程序中断方式、直接存储器存取（DMA）方式、通道控制方式7 .中断处理过程包括：中断请求、中断判优、中断响应、中断处理和中断返回。8 .DMA传送过程包括：DMA初始化、DMA请求、DMA响应、DMA传送和DMA结束。9 .通道概念：通道实际上是一个具有特殊功能的处理器，它有自己的指令系统，通过执行程序专门负责数据输入输出的传输控制，CPU将“传输控制”的功能下放给通道，CPU只负责“数据处理”功能。这样，通道与CPU分时使用内存，实现了CPU内部运算与I/O设备的并行工作

26、，使CPU完全摆脱了管理和控制输入/输出设备的负担。10 .根据通道的工作方式，通道分为选择通道、数组多路通道、字节多路通道三种类型。第8章汇编语言8.1 概述（了解）1 .汇编语言与机器语言机器语言：是由机器指令及相应的使用规则组成的程序，它是CPU能直接识别的唯一语言。汇编语言：汇编语言是为特定计算机或计算机系列设计的一种面向机器的语言，由汇编执行指令和汇编伪指令及相应的语法规则组成。汇编执行指令是机器指令的符号化表示，其操作码用记忆符表示，地址码直接用标号、变量名字、常数等表示。2 .在汇编语言源程序中有三种语句：指令语句、伪指令语句和宏指令语句。指令语句：又叫可执行语句，在汇编时产生一个目标代码，对应机器的一种操作。伪指令语句：又叫命令语句。用于指示汇编程序如何汇编源程序，除了数据定义语句之外，没有目标代码与之对应。宏指令语句：由用户自定义的指令。（指令的扩展）8.2 汇编语言格式（掌握）1 .汇编语言中的语句可以由四个字段构成，具体格式如下：标记符操作符操作数；注释其中：标记符：是一个符号；操作符：是一个操作码的助记符，可以是指令、伪指令或宏指令；操作数：可以由一个或多个表达式组成，为操作符提供操作所需的信息；注释：用来说明本条语句所具备的功能。2.标记符，又可称为语句名，通常分为指令标记符和伪指令标记符两种。指令标记符：标记符后需要加冒号“:，”称之为标