微机原理复习资料v1.0模板

1、3 一、填空题8086 的 ALE 引脚的作用是 _。锁存复用线上的地址在 8086 读存储器周期中，采样Ready 线的目的是 _。确定是否在T3周期后插入 Tw 周期8086 在访问4 个当前段时，代码段、数据段及堆栈段的偏移量分别由_、_和_提供。 IP由寻址方式决定的16 位偏移量SP微型计算机由_、_和_组成。微处理器存储器I/O接口电路在 IBM PC/XT 中，外设是通过 _器件对 CPU 产生中断请求。 这些中断的中断类型码为 _。8259 08H0FH8086 中的指令 INT n 用_指定中断类型。 n一片 8255A 端口 A 有_种工作方式， 端口 B 有 _种工作方式

2、。 32串行异步接口在接收时是由_寄存器将串行数据转换成并行数据。在发送时，是由 _寄存器将并行数据转换成串行数据。接收移位 发送移位计算机硬件由 _、_、存储器、输入设备和输出设备五大部件组成。运算器控制器奇偶校验法只能发现 _数个错，不能检查无错或 _数个错。奇 偶八进制数 37.4Q 转换成二进制数为 _。11111.1B数 x 的真值 -1011B，其 8 位 2 进制原码表示为 _。10001011B 8086CPU 芯片的结构特点是将 _部件与 _部件分开，目的是减少总线的空闲时间，提高指令执行速度。 执行 总线接口指令通常由 _和_两部分组成。操作码 操作数要组成容量为 4K*8

3、 位的存储器，需要 _片 4K*1 位的静态 RAM 芯片并联，或者需要 _片 1K*8 位的静态 RAM 芯片串联。 8 4根据目前常用的存储介质可以将存储器分为_、_和光存储器三种。磁表面存储器半导体存储器80386 支撑的两种操作方式是 _和_。实方式保护方式微机系 统中 的时 序信 号一般 分成 三级， 分别是 _、 _和_。时钟周期，总线周期，指令周期微型计算机中的总线主要包括_总线、 _总线和 _总线。数据，地址，控制IF 属于 8086 的_寄存器，该位为 1 表示 _。标志，中断允许现要求将 8253 的计数器 2 设置为方式 2，采用二进制计数， 计数器初值设置为 1035，

4、则完成此要求的控制字是 _，送往计数器 2 低字节的二进制值应为 _，送往计数器 2 高字节的二进制值应为_。B4H，0AH ，04H硬件中断可分为 _和_两种。可屏蔽中断，非屏蔽中断如果将 8255A的引脚 A1、A0 分别接系统地址总线的 A1、A0，并设 A 口的 I/O 端口地址为 100H，则该 8255A 的控制字端口地址为 _。103H某定时数据采集系统中，8 位 ADC的输入电压范围为 05V，其转换结果存入单元 BUF1。若 (BUF1)=40H，则对应的输入电压是 _。1.25V设字长为八位，有x=1， y=124，则有： x y 补 =_， x y 补=_；0111101

5、110000011数制 转换 ： 247.86=H =_B; F7 DCH在 8086CPU 中，由于 BIU 和 EU 分开，所以 _和 _ 可以重叠操作，提高了 CPU 的利用率；取指令执行指令8086 的中断向量表位于内存的_区域，它可以容纳 _个中断向量，每一个向量占 _ 个字节； 00000H003FFH 区256 个4 个8086 系统中，地址 FFFF0H 是_ 地址；CPU 复位以后执行第一条指令的地址8086CPU 的 MN/MX 引脚的作用是 _；决定 CPU 工作在什么模式 (最小 /最大 )8251 芯片中设立了 _、_ 和 _三种出错标志；奇 /偶错帧格式错溢出错80

6、86CPU 中典型总线周期由 _个时钟周期组成，其中T1 期间， CPU 输出_信息；如有必要时，可以在 _两个时钟周期之间插入1 个或多个 TW 等待周期。 4 个地址T3和T48259A 共有 _个可编程的寄存器，它们分别用于接受CPU 送来的 _命令字和 _命令字。 7 个初始化 操作为保证动态 RAM 的内容不消失，需要进行操作。刷新8 位 D/A 转换器，若满量程电压为5V,分辨率所对应的电压为mV 。当输入的数字量为H 时，转换后输出电压为3.5V。19.5mv, B3HDAC0832为的三种工作方式、。 双缓冲方式，单缓冲方式，直通方式若 8253 定时器 0 的时钟脉冲为1MH

7、z ，在二进制计数时的最大定时时间为ms，此时计数器的初值应置为8086/8088CPU 由和。65.536，0两部分组成，8086CPU 与8088CPU和的主要区别是。EU,BIU ，区别：外部数据总线8086 是 16 位，8088 是 8 位 BIU 指令队列 8086 是 6 字节， 8088 是 4 字节若一个数据块在内存中的起始地址为9E40H：C52AH，则这个数据块的起始地址的物理地址为。AA92AH设堆栈指针 (SP)=6318H，此时若将AX、 BX、 CX、 DX 依次推入堆栈后，(SP)=。6310H某 8086 微处理器系统中设计了一个存储为16KB的 SRAM存储

8、器模块，如果该存储器模块的起始地址为 80000H，则该存储器模块的末地址为。若用于该存储器模块片选译码的地址信号线为A17、 A18、A19，则该模块片选信号 CS的逻辑表达式为： CS=。83FFFH, A *A *A =100191817INT 80H指令的中断向量存放在：中。 0000H,0200HINTA是 8086CPU对 8259 中断控制器的中断响应信号， INTA 包含两个负脉冲，对于 8259 来说，这两个负脉冲的含义是、。第一个负脉冲到达时， 8259A 使当前中断服务寄存器 ISR 中的相应位置 1;第二个负脉冲到达时， 8259A将中断类型码送到数据总线的 D7D0，

9、CPU将此作为中断类型码。要使 8086CPU复位，要求 RESET引脚至少维持个时钟周期的高电平，才有效。当复位信号 RESET变为低电平启动时， 8086CPU开始执行程序的存储单元的物理地址为。4, FFFF0H欲使 8086CPU工作在最小模式，其引脚MN/MX应接 +5V 或接地？答案是。应接 +5V最小模式下8086CPU的 READY引脚和 HLDA引脚分别是输入或是输出引脚？答案是。READY引脚是输入 , HLDA 引脚输出引脚若用 2164 的动态 RAM芯片（ 64K1 位）组成 128KB的存储器系统，需要多少片 2164 芯片。答案是。16采用串行异步通信时，波特率为

10、9600bps，8 位数据位，无奇偶校验， 1 位停止位，那么连续传输9600 个 ASCII 码字符，至少需要秒。 10伪指令 ASSUME的作用是。指示段地址与段寄存器的关系8086 向偶地址存储单元0 送一个字节数据时 ,须执行一个总线周期 ,在第一个 T状态中, ALE 为, A0为,WR为。 1 、0、0某时刻 8259A的 IRR 内容是 06H，说明。某时刻 8259A 的 ISR 内容是 08H，说明。若要屏蔽 IR3 和 IR5 上的中断请求输入 , 则屏蔽字应为。IR1、 IR2 有申请、 IR3 正在服务中、 00101000B8086 硬件中断申请输入信号引脚有个。 2

11、用 3 片 8259A中断控制器组成2 级主从式中断控制系统， 最多可以管理的中断源为级。 22设当前的 SP=0FFFH，执行 PUSHF指令后， SP=H。 0FFDH8086 、80286、 80386、80486 允许的中断最多个。 2568253 每个通道有种工作方式可供选择。8253 的 CLK0接 2MHZ的时钟，欲使OUT0产生频率为200HZ 的方波信号，则 8253的计数初值应为，应选用的工作方式是。方式控制字为。 6，10000，3，00110110B若 DS 的内容设定为9000H，则当前数据段可寻址的存储空间的范围_。90000H-9FFFFH在 8086中，逻辑地址

12、是由 _和 _构成。段基址偏移量在 CPU 中，指令寄存器 IR的作用是_，程序计数器的作用是_，标志寄存器的作用是_。存放当前执行的指令存放后继指令的地址保存系统的状态在计算机中，数值数据通常用_来表示，字符信息编码通常用 _来表示。二进制ASCII码堆栈是一种按 _存取顺序进行存取的存储结构。后进先出（LIFO）已知 12H 号中断处理程序放在存储器从3344:5678H 开始的地方，则从内存_开始的连续四个单元中存放着中断向量，依次为_、_ 、_、_。48H 78H、 56H、44H、33H可编程中断控制器8259A中，用来存放由外部输入中断请求信号的寄存器是_；用来记录正在处理的中断请

13、求的寄存器是_；用来存放对各级中断请求屏蔽信息的寄存器是_。IRR ISR IMR8255A中，可使用的控制字有_ _控制字和_控制字。工作方式置位复位8253 可编程计数 / 定时控制器具有个独立的通道，各通道可有_种可供选择的工作方式。 36若 8251A 接收数据缓冲器的端口地址为3FBH，则数据发送缓冲器的地址为_。3FBH对 I/O 端口的编址一般有方式和方式。 PC机采用的是方式。 I/O 单独编址存储器统一编址I/O单独编址在 PC系列微机中， I/O 指令采用直接寻址方式的I/O 端口有 256个。采用 DX间接寻址方式可寻址的 I/O 端口有 64K个。CPU在执行 OUT

14、DX ， AL 指令时， DX寄存器的内容送到地址总线上，AL 寄存器的内容送到数据总线上。当 CPU执行 IN AL ， DX指令时， M/IO 引脚为 低 电平， RD为低电平，WR为高 。计算机与外界交换信息称为通信，通信有两种基本的方式：串行通信和 并行通信 。串行通信中，按照数据在通信线路上的传输方向可分为单工、半双工、全双工 三种基本传输模式。串行异步通信常采用奇偶校验。串行通信规程按通信方式分为同步和异步 两大类。串行异步通信的起始位为低 电平，有 1位。8251A的方式选择控制字在复位 之后写入。ADC启动转换的方式有和两种。脉冲信号启动电平信号启动ADC0809的模拟输入引脚

15、有根，数字输出引脚有根。8 8被检测的模拟信号必须经转换变成量才能送计算机处理A/D数字量二、选择题8 位定点原码整数 10100011B 的真值为（ B ）。A.+0100011BB.-0100011BC.+1011101BD.-1011101B某数在计算机中用8421BCD 码表示为 0011 1001 1000，其真值为（A ）。A.398B.398HC.1630QD.1110011000B下列逻辑部件中，（ C ）不包括在运算器内。A. 累加器在 ROMB.状态条件寄存器存储器中必须有（C.指令寄存器C）电路。D.ALUA. 数据写入B.再生C.地址译码D. 刷新在多级存储体系中， “

16、 cache 主存 ”结构的作用是解决（D ）的问题。A. 主存容量不足B. 主存与辅存速度不匹配C.辅存与 CPU 速度不匹配D.主存与 CPU 速度不匹配计算机经历了从器件角度划分的四代发展历程，但从系统结构来看，至今为止绝大多数计算机仍是（D）式计算机。A. 实时处理B.智能化C.并行D. 冯诺依曼计算机系统总线中，可用于传送读、写信号的是（C）A、地址总线B、数据总线C、控制总线D、以上都不对若寄存器 A、B、C、D 的内容分别为18，19，20，21 时，依次执行PUSH B，POP C，POP D 后，寄存器 C 的内容为（ B ）A、18B、19C、20D、21PUSH A，CP

17、U 执行算术运算指令不会影响的标志位是（ D ）A、溢出标志B、符号标志C、零标志D、方向标志下列 8086 指令中，对 AX 的结果与其他三条指令不同的是（ D ）A、MOV AX ，0C、SUB AX，AXB、XOR AX ，AXD、OR AX，0若 256K 位（ bit）的 SRAM 芯片具有 8 条数据线，则它具有的地址线条数为（ B ）A、14B、15C、17D、18有关 RS-232C 技术，下列说法中错误的是 （C ） A. 可用于连接两台 PC 机，进行数据传输。B.属于 DTE 与 DCE 之间的接口标准。C.为并行式传送。D.为串行式传送。为改善高速的 CPU 与主存存取

18、速度的不平衡，可采用（ B ）A、虚拟存储器（ Virtual Memory ）B、高速缓存C、辅助 (Auxiliary) 存储器D、以上都不行(Cache)8086/8088 CPU的内部结构由C组成。A. ALU 、EU、 BIUB. 寄存器组、 ALUC. EU、 BIUD. ALU 、 BIU 、地址加法器8086/8088 CPU构成系统的两种组态，与之有关的控制信号是A. S0、S1、S3B. MN/MXC. TESTD. QS0，QS1B。在不考虑段超越情况下，8086/8088 中 DI 寄存器给出的偏移地址位于_B_。A.DS或 SS段B.DS或 ES段C.DS或 CS段D

19、. 仅 DS段在 8086/8088 微机系统中，堆栈与堆栈指针SP的正确位置是 _D _。A. 堆栈在 CPU 中， SP 也在 CPU 中B. 堆栈在 ROM 中， SP 在 CPU 中C. 堆栈在 CPU 中， SP 在 RAM 中D. 堆栈在 RAM 中， SP 在 CPU 中80X86 CPU 可以访问的 I/O 地址空间共有 _C1_，使用的地址信号线为_B2_，CPU 执行 OUT 输出指令时，向相应的 I/O 接口芯片产生的有效控制信号是 _D3_。A1. 256B1. 1KC1. 64KD1. 128KA2. A7A015A015A1D2. A19A0B2. AC2. AA3

20、. RD 低电平， WR 三态， M/IO 低电平B3. RD 三态， WR 低电平， M/IO高电平C3.RD 低电平， WR 高电平， M/IO 高电平D3.RD 高电平 ,WR 低电平， M/IO高电平8086/8088 中断系统可处理 _B1_个中断源，中断类型码的范围为 _A2_,中断向量设置在内存 _A3_, 优先权最高、最低的中断分别是 _A4_。A1. 255B1. 256C1. 128D1. 1024A2. 0255B2. 1 255C2. 0 127D2. 01023A3. 00000H003FFHB3. 00400H007FFHC3. FFFFFHFF800HA4. 除法

21、出错 , 单步B4. NMI, 单步C4. NMI, INTRD4. 除法出错 , INTR当 8253 定时器 0 的时钟脉冲为 1MHZ 时，其二进制计数时的最大定时时间为B1，这时写入定时器的初值为A2 。A1. 65.535msB1. 65.536msC1. 131.71msD1. 131.72msA2. 0000HB2. FFFFHC2. 0001HD2. FFFEH8255 工作于中断方式传送数据时，可供使用的8 位数据端口个数有 _B 。A.1B.2C. 3D. 4设异步串行通信时，每个字符对应1 个起始位， 7 个信息位， 1 个奇 /偶校验位和 2 个停止位，每秒传送这样字符

22、240 个，其波特率为 _B_ b/s。A . 2400B. 2640C. 1200D. 1920在汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是_B_。A. 汇编指令B.伪指令C.机器指令D.宏指令汇编语言源程序经汇编后，可直接生成_B_。A. .OBJ 及 .ASM C. .LST 及.ASM文件文件B. .OBJ 及.LSTD. .OBJ 、.LST文件及 .ASM文件下列数中最大的数是（C ）。A. (10000011)2B. (10010101)BCDC. (92)16D. (101)10已知DS 2000H，SS1500H，BP0200H，传送指令MOVAX ，BP+5

23、源操作数的寻址方式是（C），物理地址是（A ）。 A寄存器寻址B. 寄存器间接寻址C. 基址寻址D. 直接寻址 A15205HB. 20205H下列指令中合法的指令是（B）和（C. 17005HG）。D. 22005HAMOVCL ，SIB. PUSHCXC. MOVBX+DI，ADRYD. MOVSS， 1500HE.INAX ，120HF.MOVBX，5G.MOVDSPSI ，DSH.MOVBP+BX+4 ， AL其中： ADRY 、DSP 为变量总线周期的 T1 状态下，数据 /地址线上是（用（D ）信号将此信息锁存起来。 A数据B. 地址C. 控制B ）信息，D. 状态 ARDB. W

24、RC. MN/MXD. ALE为了解决 CPU 与外部设备工作速度的不一致，在 I/O 接口电路中，输入必须有（ B），输出必须有（A）。A锁存器B. 缓冲器C. 译码器D. 控制器在串行接口中， RS-232-C 的逻辑“ 1”电平为（C）。A05VB. +3V+15VC. 3V-15VD. 1.5V5V在异步串行通信中，相邻两帧数据的间隔是（B）。A0B. 任意的C. 确定的D. 与波特率有关一个 SRAM芯片，有 14 条地址线和码字符的个数是（A）。A16384B. 32768C. 2568 条数据线，则该芯片最多能存储D. 14ASCII下述产生片选信号CS 的方法中，被选中芯片不具

25、有唯一确定地址的是（A）。A线选法或部分译码B. 仅部分译码C. 仅线选法D. 全译码中断类型码为 40H 址是（ C ）。的中断服务程序入口地址存放在中断向量表中的起始地ADS:0040HB. DS:0100HC. 0000H:0100HD. 0000H:0040H8086/8088 响应不可屏蔽中断时，其中断类型码是（A）。A由CPU 自动产生B. 从外设取得C. 由指令INT给出D. 由中断控制器提供CPU 响应INTR引脚上的中断请求的条件之一是（B） 。A IF=0B. IF=1C. TF=0D.TF=18086/8088 进行外设访问的地址空间为（C）。A. 00HFFHC. 00

26、00H FFFFHB. 0000H 03FFHD. 00000H FFFFFH在 8255 可编程并行接口芯片中，可用于双向选通I/O方式（即方式2）的端口为（A）。A.PA口B.PB口C. PC口D. PA和PB可用紫外线擦除的存储器是（B）。A. E2 PROMB. EPROMC. RAMD. FLASH对于掉电，8086/8088 是通过（D）来处理的。A. 软件中断B. DMA请求C. 可屏蔽中断D. 非屏蔽中断最小模式下 8086CPU在执行指令 MOV AL，SI 期间， 8086 的下面哪些引脚为低电平？答案是（）。C和 DA、M/IOB、WRC、 RDD、DT/ R下列指令中

27、, 有语法错误的指令是（ _）。 DA. MOV AX,BXSIB. LEA DI,2000HC. OUT DX,ALD. SHL BX,28086CPU 的硬件中断引脚有几个（B） ?A). 1个B).2个C).3个D).4个8086CPU 地址线与数据线分别为多少条（C） ?A). 8 条,16 条B). 8 条,20 条C).20 条 ,16 条D).16 条,20 条下列指令语法有错的是（ C）A). MOVAX,1000HB) .MOVAX,BXC). MOVAX,1000HD) .MOVAX,1000H下列指令中隐含使用寄存器SI的是（ B ）A) .HLTB). CMPSBC).

28、 XLATD).NOT下列指令中 ,不影响进位的指令是（C）A). ADDAX,BXB). MUL BLC). INCBXD).SUB AL,BH假设 V1 和 V2 是用 DW 定义的变量，下列指令中正确的是： （ A ）A ）.MOVV1,20HB ）.MOVV1，V2C） .MOVAL,V1D） .MOV2000H，V2现行 PC 机中主要的系统总线是： （ D ）A). ISA 总线B) .PCI 和 ISA 总线C). EISA 总线D) .PCI 总线执行 PUSHA).减1AX指令后 ,堆栈指针B). 减2SP 的内容 :C).加1（B ）D) .加2PC 机所使用的标准键盘向主

29、机发送的代码是（A) .ASCII 码B) . 扫描码C).BCD码A）D).格雷码8086CPU 的地址总线有（C）位。A).8B).16C).20D).24在机器数（A).补码A）中，零的表示形式是唯一的。B).原码C).补码和反码D).原码和反码8086CPU 中断号为 8 的中断矢量存放在（A).0FFFFH：0008HC).0000H：0020HC）。B).0000H：0008HD).0020H： 0000HPSW 中表示符号的位是（DA、CFB、OFC、AF逻辑地址 1000：2000 对应的物理地址为（）。BD、SF）。A、1200HB、12000HC、2100HD、 21000

30、H下面哪个寄存器使用时的默认段寄存器为SS（C）。A、AXB、BXC、SPD、SI有符号字节数 +32，可表示为（B）。A、32HB、20HC、0B2HD、0AEH若 BL=20H ， BH=32H ，则 BX= （D）。A、20HB 、32HC、2032HD、3220H某微机具有16MB的内存空间，其CPU的地址总线应有（D）条。A、26B、20C、28D、24当 RESET 信号进入高电平状态时， 将使 8086 的（D存器初始化为 0FFFFH。A、SSB、DSC、ESD、CS）寄8086CPU 与慢速设备之间进行数据传输，为了使传送速度匹配， 有时需要在（C）状态之间插入若干等待周期T

31、W 。A、T1 和 T2B、T2 和 T3C、T3 和 T4D、随机8086 系统中，可以有（D）个段地址。A、16B、64C、16KD、64K若CX=3，AX=1 ，执行完SHLAX ，CL指令后，（D）。AX=A、 1B、 2C、4D 、 8用段基值及偏移量来指明内存单元地址的方式称为（C）。A、有效地址B、物理地址C、逻辑地址D、相对地址10100101 01011010 =（A）。A 、 00000000B、 11111111C、 00001111D 、11110000采用2的补码形式时，一个字节能表达的有符号整数为（A）。A、-128 , +127B、-127 , +127已知变量

32、VAR 为字型，则 TYPEC、-127 , 128 VAR= （BD、-128，+128）。A、 1（BB、2C、3）指向的内存单元的值被D、4CPU 做为指令执行。A、DS：SIB、CS：IPC、SS：SPD 、ES：DI8086中（D）的源操作数和目的操作数可同时为存储器数。A、数据传送指令B、算术、逻辑运算指令C、控制转移指令D、串操作指令已知物理地址为0FFFF0H，且段内偏移量为0B800H，若对应的段基地址放在 DS 中，则 DS=（B）。A、0FFFFHB、0F47FHC、2032HD、0F000HCPU 和输入 /输出设备之间传送的信息类型有( C)。A 地址信息和数据信息B

33、模拟量和数字量C控制信息，状态信息和数据信息DA和B8086CPU 工作在总线请求方式时，会让出D。A）地址总线B）数据总线D）地址、数据和控制总线8086CPU 在执行INAL ，DXC）地址和数据总线指令时，DX 寄存器的内容输出到A）地址总线B）数据总线A上。C) 存储器D) 寄存器假如某异步串行通信中传送一个字符，它包括个偶校验位， 1 个停止位，如果传送速率为字符个数是 B 。1 个起始位， 7 个数据位，1200 波特，则每秒所能传送的1A） 100B）120C ） 2400D）300异步方式下，方式指令字的D1D0 为01，若收发的时钟TXC 、RXC A）300为 4800HZ

34、 ，则输入、输出数据速率为B）4800C ）2400B波特。D）30008251A 芯片复位后首先写入的应是A。A）方式指令字当方式指令字的B）状态字C）命令指令字D1D0=10， TXC 、 RXC 的频率为D）同步字符19.2KHZ ，则相应产生的异步数据率为A） 2400 B）1200B波特。C ） 4500D） 3600下面D的内容不是 8251 方式指令字的内容。A）字符长度为 7 位B）停止位位数为C）波特率因子为16D）出错标志复位ADC0809启动 A/D 转换的方式是D。A ）正电平B）负电平C）负脉冲2 ADC0809的输出 B。2 位D）正脉冲AC）具有三态缓冲器，但不可

35、控B）具有可控的三态缓冲器）没有三态缓冲器D）没有缓冲锁存3 ADC0809可以用C引线经中断逻辑向CPU申请中断。A）OEB） STARTC） EOCD）ALEDAC0832有 B D工作方式。A ）单缓冲B）双缓冲C）多级缓冲D）直通2 ADC0809与微机系统相连接，可采用的数据传输方式有。A ）无条件传输B）查询传输C）中断传输D） DMA传输三、判断题8088 的 Ready 信号是由外部硬件产生的。 （T）及 HOLD 、HLDA信号是与系统中其它总线主设备有关的信号。（ T）8088的信号可用作中断矢量的读选通信号。 （T ）8088的数据可以存放在几个不连续的段中。 （T）80

36、88中，取指令和执行指令可以重叠操作。 （T）8088的可屏蔽中断的优先权高于非屏蔽中断。 （F）多个外设可以通过一条中断请求线，向CPU 发中断请求。（ T）8253的每个计数器只能按二进制计数。 （F）8253的计数器只是对机器的 CLK 脉冲计数。（F）8255A 中端口 A 使用的是 INTR ，及等线是端口 C 的线。（T ）RS 232C 接口是常用的串行通信接口，这个接口可用地址总线寻址。（F）串行异步接口的双向工作方式指的是在串行接口上可同时发送和接收串行数据。（T）EPROM 虽然是只读存储器，但在编程时可向内部写入数据。 （中断服务程序可放在用户可用的内存的任何区域。 （

37、T ） 4K1 位和 1K4 位的 RAM 芯片存储容量相同，它们可互换使用T（F）存储系统中的高速缓冲存储器（ Cache）通常容量较小，因而每位价格比主存要低。（ F）直接寻址是在指令中直接给出操作数的有效地址，因而采用这种寻址方式时， CPU 不需访问存储器即可得到操作数。 （ F ）当中断控制器8259A 设定为中断自动结束（ AEOI=1 ）时，程序设计者无须在中断服务程序结束时向8259A 发出 EOI 命令。 （ T ）8255A 的 “端口 C 置 1/置 0 控制字 ”应被写入其控制口中。（ T）指令 “ ADD AX，BX+2000H ”是一条不带进位的加法指令，因此该指令

38、执行后进位标志位 CF 将不受影响。（ F ）DMA控制器在采用 “单字节传输方式”时比 “块传输方式 ”数据传输率要高（F ）8253 的计数器在不同的工作方式中，计数到0 时，都会从 OUT 输出一个相同的信号。（ F ）CPU 寻址外设时， 存贮器对应的 I/O 方式是把一个外设端口作为一个存贮单元来看待。（ T ）用软件确定中断优先权时， 只要改变查询的顺序， 即可以改变中断的优先权。（ T ）在 8259A 级连系统中，作为主片的 8259A 的某些 IR 引脚连接从片，同时也可以在另一些 IR 引脚上直接连接外设的中断请求信号端。 （ T ）最大模式下 8086CPU对 8259

39、的中断响应信号 INTA 由总线控制器 8288 产生。这句话对吗？答案是（ T ）8086CPU输出的BHE 信号需经锁存器与存储器连接。这句话对吗？答案是（F ）。8086CPU输出的地址信号可直接与存储器连接。这句话对吗？答案是（ F ）。定时 / 计数器 8253 是通过对脉冲的加法计数实现定时。 这句话对吗？答案是（ F）。所有 PC 机具有相同的机器指令。(F)CPU 至少包含一个处理器。(T)微机主存储器的基本编址单元的长度为8 位。 (T)8086 复位后， CPU从 FFFFH：0000H处开始执行指令。（ T ） 8086CPU 寄存器中 ,负责与 I/O 接口交换数据的寄

40、存器是 DX 。( F ) 由逻辑地址可以唯一确定物理地址 , 因此 , 映射到该物理地址的逻辑地址是唯一的。(F )伪指令是指示性语句 ,不产生机器目标代码。 (T)8086CPU 的每一个总线周期都由4 个 T 状态组成。 (F)堆栈是以先进后出方式工作的存储空间。( T)8086CPU 由总线接口部件与执行部件组成。(T)立即数通常存放在代码段中。( T)间接寻址不能同时用于目的和源操作数。( T )指令 AND AL ， 0 和指令 MOV AL ， 0 执行后的结果完全一样。字符串操作指令可以使用重复前缀来实现块操作。( T)NOP 指令不使 CPU 执行任何操作，因此执行它不需要任

41、何时间。( F( F)四、简答题解释逻辑地址、偏移地址、有效地址、物理地址的含义，地址是如何形成的？怎样进行计算？【解答】8086 存储器的物理逻辑地址：表示为段地址：偏移地址，书写程序时用到，一个存储单元可对应出多个逻辑地址；偏移地址：是某一存储单元距离所在逻辑段的开始地址的字节个数。有效地址：是指令中计算出的要访问的存储单元的偏移地址。物理地址：是 CPU 访问存储器时用到的 20 位地址，是存储单元的唯一的编号。物理地址计算公式：物理地址 = 段地址 10H有效地址（或偏移地址）什么是总线周期？ 8086CPU 的读 /写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期 TW ，

42、什么情况下会出现空闲状态 TI ？【解答】8086CPU 经外部总线对存储器或 I/O 端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。 8086CPU 的读 /写总线周期通常包括 T1、T2、T3、T4 状态 4 个时钟周期。在高速的 CPU 与慢速的存储器或 I/O 接口交换信息时，为了防止丢失数据，会由存储器或外设通过 READY 信号线，在总线周期的 T3 和 T4 之间插入 1 个或多个必要的等待状态 TW ，用来进行必要的时间补偿。在 BIU 不执行任何操作的两个总线周期之间会出现空闲状态TI 。常用的存储器地址译码方式有哪几种？各自的特点是什么？【解答】线选译码：连接简单，无须专门的译码电路；缺点是地址不连续，CPU 寻址能力的利用率太低，会造成大量的地址空间浪费。全译码：将低位地址总线直接连至各芯片的地址线，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。 可以提供对全部