中断系统和DMA

1、第8章 中断系统和DMA n8.1中断系统概述 n8.2可编程中断控制器8259A n8.3DMA概述 n8.4DMA控制器8237A 开开 始始8.1中断系统概述 一、中断 是指在CPU正常运行程序时，由于内部/外部事件引起CPU暂时停止正在运行的程序，转而去执行请求CPU服务的内部事件或外部事件的服务子程序，待该服务子程序处理完毕后又返回到被中止的程序继续运行，这一过程叫中断。 返回本章首页返回本章首页二、中断源n一般的输入输出设备n实时时钟n故障源n为调试程序而设置的中断三、中断的优点n并行工作 n实现实时处理n故障处理四、中断系统的功能n实现中断响应，中断服务及返回n实现优先权排队n实

2、现多重中断嵌套处理 五、中断的处理过程 n中断请求 n中断响应 n中断服务 n中断返回 六、中断的优先级 n软件查询中断优先级n CPU中断中断请求请求寄存器寄存器1IRQ0IRQ1IRQ7图图81 软件查询中断接口原理图软件查询中断接口原理图INTRD7D1D0软件查询中断优先级流程图软件查询中断优先级流程图读读中中断断请请求求保保护护现现场场恢恢复复现现场场IR1请请求求？IR7请请求求？IR0请请求求？中中断断源源0 0的的中中断断服服务务程程序序中中断断源源1 1的的中中断断服服务务程程序序中中断断源源7 7的的中中断断服服务务程程序序中中断断返返回回查查询询中中断断字字YYYNNN

3、硬件优先级排队 CPU接接口口菊花链菊花链逻辑电路逻辑电路设备设备11接接口口接接口口设备设备2 2设备设备3 3菊花链菊花链逻辑电路逻辑电路菊花链菊花链逻辑电路逻辑电路111INTRINTA中断中断响应响应中断中断请求请求菊花链优先级排队电路菊花链优先级排队电路111中断响应中断响应中断请求中断请求（b)菊花链内部逻辑电路菊花链内部逻辑电路INTAINTAINTR80868088的中断系统 外部中断 v由外部硬件设备引起的，又称硬件中断可分为非屏蔽中断NMI和可屏蔽中断INTR共同特点：中断源向CPU发中断请求信号，通过中断请求信号形成向量地址。v非屏蔽中断NMI中断类型号为02H常用来处理

4、机器内部硬件出错，如掉电、存储器错误或总线极性错误等紧急事态。特点：中断号直接给出，不经中断控制器判优，直接送往CPU。内部中断v指CPU执行软中断指令，或在程序运行过程中出现错误等异常情况而产生的中断，又可称为异常中断。v特点：不能被屏蔽，而且不使用中断控制器等硬件逻辑来提供中断号或向量地址，而是指令中直接给出中断号。中断类型 除法错误中断类型0中断 单步中断类型1中断 断点中断类型3中断 溢出中断类型4中断 用户自定义的软件类型n中断 中断向量表 图图85 中断向量表中断向量表CSCS段地址段地址IPIP偏移量偏移量 . . .CSCS段地址段地址IPIP偏移量偏移量CSCS段地址段地址I

5、PIP偏移量偏移量CSCS段地址段地址IPIP偏移量偏移量CSCS段地址段地址IPIP偏移量偏移量CSCS段地址段地址IPIP偏移量偏移量CSCS段地址段地址IPIP偏移量偏移量除法错误中断除法错误中断单步中断单步中断溢出中断溢出中断断点中断断点中断非屏蔽中断非屏蔽中断INT n指令指令或供或供用户用户定义定义的的中断中断00000H00004H00008H0000CH00010H00014H4*n H4*(n+1) H类型类型0类型类型1类型类型2类型类型3类型类型4类型类型n类型类型255003FCH00400H中断的处理过程n 将中断类型码乘以4，得到中断向量表地址； 将CPU的标志寄存

6、器内容压入堆栈，以保护各个标志位； 清除IF和TF标志，屏蔽新的INTR中断和单步中断； 保存断点，即把断点处的IP和CS值压入堆栈； 将从中断向量表中取出的中断服务程序的入口地址，分别送至CS和IP中； 按CS和IP中的地址执行中断服务程序。非屏蔽中断响应过程：可屏蔽中断响应过程 中断源优先级 高 除法错误中断 溢出中断 INT n指令中断 非屏蔽中断 可屏蔽中断低 单步中断 执行完否执行完否？有有NMI？TEMP=1?TF = 1 ？有有INTR？有有NMI？有内部中断有内部中断？执行当前指令执行当前指令CSCS和和IPIP入栈入栈清除清除IFIF和和TFTF响应响应中断中断进入中断处理程

7、序进入中断处理程序读中断读中断类型码类型码返返 回回 断断 点点弹出弹出IP和和CS执行下一条指令执行下一条指令执行中断处理程序执行中断处理程序取取 指指 令令令令 TEMP TEMP = = TFTF标志寄存器入栈标志寄存器入栈IF=1NNNNNNNNYYYYYYYY图图87 中中断断响响应应和和中中断断处处理理流流程程返回本节返回本节8.2 可编程中断控制器8259A v8259A的主要功能 （1）具有8级优先权控制，通过级联可扩展至64级优先权控制；（2）对任何一个级别的中断源都可以由编程进行屏蔽或开放；（3）在中断响应周期，可提供响应的中断向量，从而使CPU迅速找到中断服务程序的入口地

8、址； （4）可以通过编程来选择不同的工作方式。 返回本章首页返回本章首页8259A的内部结构 v中断请求寄存器（IRR） 外部中断源提出的请求（一个或几个）由IR0IR7送入中断请求寄存器，使IRR中的相应位置1，IRR可以通过编程设置为电平触发或边沿触发。v中断屏蔽寄存器（IMR）对中断请求IR起屏蔽作用，即对中断请求IR还是允许，寄存器8位对应8级中断屏蔽。哪一级中断被屏蔽，哪位就写“1”，即禁止IR提出中断请求。v中断服务寄存器（ISR） 当某个中断请求被响应后，ISR的相应位置1;中断处理结束时，ISR清0。v优先权比较器PR 确定中断请求寄存器中的各个中断请求位的优先权，选择出优先权

9、最高的中断。v控制逻辑 寄存8259A的命令字，多种工作方式的控制v数据总线缓冲器 三态，双向，8位缓冲器，用来传送CPU的控制命令字和返回状态信息。v级联缓冲与比较器 多片8259A级联时，对从片的标识码进行寄存与比较。8259A的工作方式 v中断触发方式 v连接系统总线的方式 v屏蔽中断源的方式v优先级排队的方式 v中断结束方式8259A的编程 v分为两种：1、初始化编程：由CPU向8259A送24个字节的初始化命令字ICW。使其处在开始点。2、工作方式编程：由CPU向8259A送三个字节的工作命令字OCW，以规定8259A的工作方式。在初始以后，任一时刻。（1）ICW1（初始化字） 1

10、1LTIMLTIMSNGLSNGLICIC4 4D0D7D6D1D2D3D4D5A0 = 1特特征征位位1 要写要写ICW40 不写不写ICW41 单片单片8259A0 多片级联多片级联1 IR0IR7 高电平触发高电平触发0 IR0IR7 上升沿触发上升沿触发 （2）ICW2（中断向量字） （3）ICW3（级联控制字）（4）ICW4（方式控制初始化命令字）（5）OCW1（中断屏蔽字）（6）OCW2（中断结束和优先级循环控制字） （7）OCW3（屏蔽和读状态控制字） n查询字格式 8259A的级联 返回本节返回本节8.3 DMA概述 n希望克服程序控制传送的不足：外设CPU存储器外设CPU存储

11、器n直接存储器存取DMA：外设存储器外设存储器nCPU释放总线，由DMA控制器管理返回本章首页返回本章首页DMA的传送过程 DMA操作的基本方法（1）周期挪用方式（2）周期扩展方式（3）CPU停机方式 DMA控制器的基本功能（1）能接收外设的请求，并向CPU发出DMA请求信号。（2）当CPU发出DMA响应信号后，能接管对总线的控制，进入DMA操作方式。（3）能寻址存储器，即能输出地址信息和修改地址。（4）能向存储器和外设发出相应的读/写控制信号。（5）能控制传送的字节数，判断DMA传送是否结束。（6）在DMA传送结束后，能发出DMA结束信号，释放总线，使CPU恢复正常工作。 返回本节返回本节8

12、.4 DMA控制器8237An8237A的内部结构 返回本章首页返回本章首页工作方式寄存器 级联 方式示意图CPU主片主片从片从片DREQ0DACK0DREQ1DREQ2DREQ3DACK1DACK2DACK3HRQHLDAHRQHLDAHLDAHRQ8237A8237A8237A寄存器组寄存器组单个通道屏蔽寄存器格式4个通道屏蔽寄存器格式请求寄存器格式命令寄存器格式D0D7D6D1D2D3D4D5存储器间传送存储器间传送通道口寻址通道口寻址 时序选择时序选择0：正常时序正常时序1：压缩时序压缩时序 0：固定优先权固定优先权1：循环优先权循环优先权优先权编码优先权编码 0：禁止禁止1：允许允许 0：禁止通道禁止通道0地址保存地址保存1：允许通道允许通道0地址保存地址保存DREQ极性极性写入选择写入选择工作允许工作允许 0：允许允许8237A工作工作1：禁止禁止8237A工作工作 0：滞后写滞后写1：扩展写扩展写 0：DREQ高电平有效高电平有效1：DREQ低电平有效低电平有效DACK极性极性 1：DACK高电平有效高电平有效0：DACK低电平有效低电平有效状态寄存器格式8237A的