数字电子技术第四章_组合逻辑电路

1、一、组合电路的特点一、组合电路的特点= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 1. 逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关状态，而与原来的状态无关。2. 电路结构特点电路结构特点(1) 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路(2) 不包含记忆性元件不包含记忆性元件( (触发器触发器) )，仅由，仅由门电路门电路构成构成I0I1In-1Y0Y1Ym-1组合逻辑组合逻

2、辑电路电路二、组合电路逻辑功能表示方法二、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，时间图真值表，卡诺图，逻辑表达式，时间图( (波形图波形图) )三、组合电路分类三、组合电路分类1. 按逻辑功能不同：按逻辑功能不同：加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器2. 按开关元件不同：按开关元件不同：CMOS TTL3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI4. 2 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4. 2. 1 组合逻辑电路的分析组合逻辑电路的分析一、一、分析步骤分析步骤逻辑

3、图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能分析目的：分析目的：(1) 确定输入变量不同取值时功能是否满足要求；确定输入变量不同取值时功能是否满足要求；(3) 得到输出函数的标准与或表达式，以便用得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现；实现；(4) 得到其功能的逻辑描述，以便用于包括该电路的系得到其功能的逻辑描述，以便用于包括该电路的系 统分析。统分析。(2) 变换电路的结构形式变换电路的结构形式( (如：如：与或与或 与非与非-与非与非)；二、二、分析举例分析举例 例例 分析图中所示电路的逻辑功能分析图中所示电路的逻辑功能CABCBABCAABCY

4、CBAABC CBAABC 表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路YABC&1 解解 例例 分析图中所示电路的逻辑功能，输入信号分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。是一组二进制代码。&ABCDY 解解 1. 逐级写输出函数的逻辑表达式逐级写输出函数的逻辑表达式WXBABABAW CWCWCWX DXDXDXY &ABCDYWX2. 化简化简BABABABABAW ABCCB

5、ACBACBACWCWX DCABCDBABCDADCBA DABCDCBADCBADCBADXDXY3. 列真值表列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111000000004. 功能说明：功能说明：当输入四位代码中当输入四位代码中 1 的个数为奇数时输出的个数为奇数时输出为为 1，为偶数时输出为，为偶数时输出为 0 检奇电路检奇电路。DCABCDBABCDA

6、 DCBADABCDCBADCBADCBAY真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与非门实现用与非门实现电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、B的逻辑关系为：的逻辑关系为：A、B中只要一中只要一个为个为0，Y=1；A、B全为全为1时，时，Y=0。所以。所以Y和和A、B的逻辑关系的逻辑关系为与非运算的关系。为与非运算的关系。电路的逻辑功能电路的逻辑功能ABBAY4.2.1 4.2.1 组合电路的分析方法组合电路的分析方法解：（解：（1）由电路图得

7、）由电路图得 表达式表达式01012123233BBGBBGBBGBG（2）列出）列出 真值表真值表例：试分析下图所示逻辑电路的功能。例：试分析下图所示逻辑电路的功能。=1G2B2=1G1B1=1G0B0G3B34.2.1 4.2.1 组合电路的分析方法组合电路的分析方法自然二进制码自然二进制码格雷码格雷码 B3B2B1B0 G3 G2 G1 G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1

8、0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2）列出）列出 真值表真值表（1）由电路图得表达式）由电路图得表达式 本电路是自然二本电路是自然二进制码至格雷码的转进制码至格雷码的转换电路。换电路。（3） 分析功能分析功能01012123233BBGBBGBBGBG4.2.1 4.2.1 组合电路的分析方法组合电路的分析方法注意：利用此式时对码位序号大于（注意：利用此式时对码位序号

9、大于（n-1）的位应按）的位应按0处理，如本例码位的最大序号处理，如本例码位的最大序号i = 3，故，故B4应为应为0，才，才能得到正确的结果。能得到正确的结果。 推广到一般，将推广到一般，将n位自然二进制码转换成位自然二进制码转换成n位格雷码：位格雷码： Gi = Bi Bi+1 （i = 0、1、2、 n-1）01012123233BBGBBGBBGBG自然二进制码至格雷码的转换自然二进制码至格雷码的转换4.2.1 4.2.1 组合电路的分析方法组合电路的分析方法4.2.2 组合逻辑电路的设计组合逻辑电路的设计一、一、 设计步骤设计步骤逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或

10、变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：1. 根据根据因果关系因果关系确定输入、输出变量确定输入、输出变量2. 状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态3. 根据功能要求列出根据功能要求列出真值表真值表 根据所用元器件根据所用元器件( (分立元件分立元件 或或 集成芯片集成芯片) )的情况将的情况将函数式进行化简或变换。函数式进行化简或变换。化简或变换：化简或变换：（1）设定变量：）设定变量：二、二、 设计举例设计举例 例例 设计一个表决电路，要求输出信号的电平与三设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。个输入信号中的多数

11、电平一致。 解解 输入输入 A、B、C ， 输出输出 Y（2）状态赋值：）状态赋值：A、B、C = 0 表示表示 输入信号为低电平输入信号为低电平Y = 0 表示表示 输入信号中多数为低电平输入信号中多数为低电平1. 逻辑抽象逻辑抽象A、B、C = 1 表示表示 输入信号为高电平输入信号为高电平Y = 1 表示表示 输入信号中多数为高电平输入信号中多数为高电平2. 列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 写输出表达式并化简写输出表达式并化简ABCCABCBABCAY 最简与或式最简与或式最简与非最简与非-与非

12、式与非式ABACBCY ABACBC CABCBABC ABACBC 4. 画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABACBCY ABYC&ABBC1&AC 用与非门实现用与非门实现 ABACBCY & 例例 设计一个监视交通信号灯工作状态的逻辑电设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。为故障状态，发出报警信号，提醒有关人员修理。 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿

13、）Z（有无故障有无故障）1 - 有有0 - 无无列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡诺图化简卡诺图化简RYG0100 01 11 1011111YGRGRYGYRZ YGRGRYGYRZ 3. 画逻辑图画逻辑图&1&111RGYZ4. 3 .1 编码器编码器编码：编码：用文字、符号或者数字表示特定对象的过程用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）（用二进制代码表示不同事物）二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码

14、器2nn104或或Y1I1Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图4.3 4.3 常用组合逻辑电路常用组合逻辑电路一、二进制编码器一、二进制编码器用用 n 位二进制代码对位二进制代码对 N = 2n 个信号进行编码的电路个信号进行编码的电路1. 3 位二进制编码器位二进制编码器(8 线线- 3 线线)编码表编码表函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7输输入入输输出出 I0 I7 是一组互相排斥的输入变是一组互相排斥的输入变量，任何时刻只能有一个端输入有效量，

15、任何时刻只能有一个端输入有效信号。信号。输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3函数式函数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 &Y0 Y1 Y24567IIII23II01II优先编码：优先编码：允许几个

16、信号同时输入，但只对优先级别最高允许几个信号同时输入，但只对优先级别最高的进行编码。的进行编码。优先顺序：优先顺序：I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0函数式函数式2. 3 位二进制优先编码器位二进制优先编码器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 输入输入输出输出为原为原变量变量逻逻辑辑图图输入输入

17、输出输出为反为反变量变量Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0用用 4 位二进制代码对位二进制代码对 0 9 十个信号进行编码的电路十个信号进行编码的电路1. 8421 BCD 编码器编码器2. 8421 BCD 优先编码器优先编码器3. 集成集成 10线线 -4线线优先编码器优先编码器（74147 74LS147）三、几种常用编码三、几种常用编码1. 二二-十进制编码十进制编码8421 码码 余余 3 码码 2421 码码5211 码码 余余 3 循环码循环码 右移循环码右移循环码循环码（反射码或格雷码）

18、循环码（反射码或格雷码）ISO码码ANSCII（ASCII）码）码二、二二、二- -十进制编码器十进制编码器2. 其他其他二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3v例4.3.1:用两片8线-3线优先编码器v16线-4线优先编码器v其中， 的优先权最高 15A编码器逻辑功能的扩展编码器逻辑功能的扩展状态状态11不工作不工作01工作，但无输入工作，但无输入10工作，且有输入工作，且有输入00不可能出现不可能出现编码器逻辑功能的扩展编码器逻辑功能的扩展EXSYYv第一片为高优先权第一片为高优先权v只有只有(1)(1)无编码输入时，无编码输入时，(2)(2

19、)才允许工作才允许工作v第第(1)(1)片片 时表示对时表示对 的编码的编码v低低3 3位输出应是两片的输出的位输出应是两片的输出的“或或”0EXY815AA编码器逻辑功能的扩展编码器逻辑功能的扩展编码器逻辑功能的扩展编码器逻辑功能的扩展1 0 0 01 1 1 110编码器逻辑功能的扩展编码器逻辑功能的扩展0 0 0 00 1 1 101（一）二进制译码器（一）二进制译码器译码：将输入的二值代码转换成对应的高、低电平信号。因此，译码：将输入的二值代码转换成对应的高、低电平信号。因此，它是编码的反操作。它是编码的反操作。分类：分类： 二进制译码器二进制译码器 二二十进制译码器十进制译码器 显示

20、译码器显示译码器4.3.2 4.3.2 译码器译码器 设二进制译码器的输入端为设二进制译码器的输入端为n个，个，则输出端为则输出端为2n个，个，且对应于输入代码的且对应于输入代码的每一种状态，每一种状态，2n个输出中只有一个为个输出中只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。二进）。二进制译码器可以译出输入变量的全部状态，制译码器可以译出输入变量的全部状态，故又称为变量译码器。故又称为变量译码器。 输入输入 n 位二位二进制代码进制代码A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n1. 3位二进制译码器位二进制译码器

21、 ( 3 线线 8 线线)真值表真值表函数式函数式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0

22、 01 0 11 1 01 1 13 3线线88线译码器线译码器用二极管与门阵列组成的用二极管与门阵列组成的3 3线线8 8线译码器线译码器0001 1 1 101270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑函数式逻辑函数式第三步：逻辑图第三步：逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 3线线88线译码器线译码器3 3线线88线译码器线译码器用二极管与门阵列组成的用二极管与门阵列组成的3 3线线8 8线译码器线译码器010

23、1 1 11低电平低电平输出输出附加附加控制端控制端123SSSS )(iimSY 集成二进制译码器集成二进制译码器74HC13874HC138集成集成 3 线线 8 线译码器线译码器 - 74LS138引脚排列图引脚排列图功能示意图功能示意图321 SSS、输入选通控制端输入选通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5

24、 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY集成二进制译码器集成二进制译码器74HC13874HC138 Yi = mi如如 Y7=（ A2 A1 A0）v例例4.3

25、.24.3.2：用：用74HC13874HC138（3 3线线88线译码器）扩展成线译码器）扩展成v 4 4线线1616线译码器。线译码器。利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展D3=0D3=1iimZ利用附加控制端进行扩展利用附加控制端进行扩展D0 0 D3 3：译码输入：译码输入第一片工作：第一片工作：D3 3 D0 0：00000000 01110111， Z0 Z7译码输出译码输出第二片工作：第二片工作：D3 3 D0 0：10001000 11111111，Z8 Z15译码输出译码输出 1 1 1 1 1 1 1 1 1 1 1 1

26、1 1 1 1二进制译码器的级联二进制译码器的级联两片两片3 线线 8 线线4 线线-16 线线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有输出有输出无输出无输出 1禁止禁止工作工作无输出无输出有输出有输出0 78 15三片三片 3 线线- 8 线线5 线线 - 24 线线34 AA（1）（）（2）（）（3）输输 出出工工 禁禁 禁禁70 YY禁禁 工工

27、 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全为全为 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41功能特点：功能特点： 输出端提供全部最小项输出端提供全部最小项电路特点：电路特点： 与门与门( (原变量输出原变

28、量输出) )与非门与非门( (反变量输出反变量输出) )4. 二进制译码器的主要特点二进制译码器的主要特点（二）二（二）二十进制译码器十进制译码器v功能：将输入的二功能：将输入的二十进制码（十进制码（BCD码）转换为代表码）转换为代表09这十这十 个数的电平信号个数的电平信号 v 。 二二十进制码（十进制码（Binary Coded Decimal)多为四位码。多为四位码。 常用代码见下表：常用代码见下表：4.3.2 4.3.2 译码器译码器特点：输入是十进制数的特点：输入是十进制数的4 4位二进制编码（位二进制编码（8421BCD8421BCD码），分别用码），分别用A A3 3、A A2

29、2、A A1 1、A A0 0表示；输出的是与表示；输出的是与1010个个十进制数字相对应的十进制数字相对应的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于表示。由于二二- -十进制译码器有十进制译码器有4 4根输入线，根输入线，1010根输出线，所以又根输出线，所以又称为称为4 4线线-10-10线译码器。线译码器。8421 BCD码译码器码译码器把二把二- -十进制代码翻译成十进制代码翻译成1010个十进制数字信个十进制数字信号的电路，称为二号的电路，称为二- -十进制译码器。十进制译码器。4.3.2 4.3.2 译码器译码器A3 A2 A1 A0Y9 Y8 Y7 Y6 Y

30、5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表8421 BCD8421 BCD码译

31、码器码译码器01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑表达式逻辑表达式逻辑图逻辑图8421 BCD8421 BCD码译码器码译码器 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&将与门换成与非门，则输出为反变量，即为低电平有效。将与门换成与非门，则输出为反变量，即为低电平有效。8421

32、 BCD8421 BCD码译码器码译码器集成集成8421BCD8421BCD码译码器码译码器74HC4274HC42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图)(90imYii集成集成8421BCD8421BCD码译码器码译码器74HC42

33、74HC42译码译码为为0拒绝拒绝伪码伪码集成集成8421 BCD8421 BCD码译码器码译码器74HC4274HC42 数字显示器件数字显示器件 数字显示器件是用来显示数字、文字或者符号的器数字显示器件是用来显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、液晶显示器、件，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板发光二极管数码管、场致发光数字板、等离子体显示板等等。我们主要讨论发光二极管数码管。等等。我们主要讨论发光二极管数码管。 LED LED数码管又称为半导体数码管，它是由多个数码管又称为半导体数码管，它是由多个LEDLE

34、D按按分段式封装制成的。分段式封装制成的。 LEDLED数码管有两种形式：共阴型和共阳型数码管有两种形式：共阴型和共阳型。（三）显示译码器（三）显示译码器v1.1.七段字符显示器七段字符显示器显示译码器显示译码器 七段显示七段显示LED数码管数码管(a) 外形图外形图 (b) 共阴型共阴型 (c) 共阳型共阳型公共阴极公共阴极公共阳极公共阳极高电平驱动高电平驱动低电平驱动低电平驱动显示译码器显示译码器半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管显示译码器显示译码器数码显示器数码显示器aebcfgdabcdefgR+ 5 VYa

35、A3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001

36、011001110110111011111111000011111111111011aebcfgd驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111驱动共阳极数码管的电路驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出输出低电平低电平有效有效&1&111&1 发光二极管（发光二极管（LED）的特点及其驱动方式）的特点及其驱动方式 LED具有许多优点，它具有许多优点，它不仅有工作电压低不仅有工作电压低(1.53V)、体积小、寿命长、可靠性高体积小、寿命长、可靠

37、性高等优点，而且响应速度快等优点，而且响应速度快(100ns)、亮度比较高。、亮度比较高。一般一般LED的工作电流选的工作电流选在在510mA，但不允许超过，但不允许超过最大值（通常为最大值（通常为50mA）。）。LED可以直接由门电路可以直接由门电路驱动。驱动。 mAVVFDIVVR10255-R为限流电阻为限流电阻显示译码器显示译码器 半导体数码管半导体数码管BS201的外形图、等效电路的外形图、等效电路显示译码器显示译码器显示译码器显示译码器2.BCD2.BCD七段显示译码器七段显示译码器v这里将其作为组合电路介绍它的设计方法：这里将其作为组合电路介绍它的设计方法：b=c=f=g=1，a

38、=d=e=0时时c=d=e=f=g=1，a=b=0时时显示译码器显示译码器abcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfg七段数字显示器发光段组合图七段数字显示器发光段组合图显示译码器显示译码器输输 入入输输 出出数字A3A2A1 A0YaYbYc YdYeYfYg字形00000111111010001011000020010110110130011111100140100011001150101101101160110001111170111111000081000111111191001111001110101000011011110110

39、0110011211000100011131101100101114111000011111511110000000)()()()()()()(0121230112023012012012012012230120121302130123AAAAAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAYgfedcba“合并合并0然后求反法然后求反法”七段显示译码器七段显示译码器74487448的功能表的功能表集成集成4-74-7线译码器线译码器7448可直接驱动共阴极数码管可直接驱动共阴极数码管辅助端功能辅助端功能试灯输入试灯输入v灭零输灭零输入入灭灯输入

40、灭灯输入/灭零输出灭零输出输 入输 出功 能 或十 进 制 数LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (灭 灯 )LT (试 灯 )RBI (动 态 灭 零 ) 0 1 0 0 0 0 00(输 入 )100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01

41、 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表例：例：用七段显示译码器用七段显示译码器74487448驱动共阴型驱动共

42、阴型LEDLED数码管。数码管。集成集成4-74-7线译码器线译码器74487448四四. 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数一、基本原理与步骤一、基本原理与步骤1. 基本原理：基本原理：二进制译码器又叫变量译码器或最小项二进制译码器又叫变量译码器或最小项译码器译码器,它的它的输出端提供了其输入变量的输出端提供了其输入变量的全部最小项全部最小项。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0m 1m 7m 任何一个函数都可以任何一个函数都可以写成最小项之和的形式写成最小项之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6

43、A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2. 基本步骤基本步骤(1) 选择集成二进制译码器选择集成二进制译码器(2) 写函数的标准与非写函数的标准与非-与非式与非式(3) 确认变量和输入关系确认变量和输入关系例例用集成译码器实现函数用集成译码器实现函数ACBCABZ 3(1) 三个输入变量，三个输入变量，选选 3 线线 8 线译码器线译码器 74LS138(2) 函数的标准与非函数的标准与非-与非式与非式CBABCACABABCZ 37653mmmm 7653mmmm (4) 画连线图画连线图 解解 (

44、4) 画连线图画连线图(3) 确认变量和输入关系确认变量和输入关系CABAAA 012 令令76533YYYYZ CBABCACABABCZ 37653mmmm 则则74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &Z3ABC1在输出端需增加一个与非门在输出端需增加一个与非门例：例：利用利用 和和 的配合，实现多位显示系统的灭的配合，实现多位显示系统的灭 零控制零控制 。v整数部分整数部分：最高位是最高位是0 0，而且灭掉以后，输出，而且灭掉以后，输出 作为作为次高位的次高位的 输入信号；输入信号；v小数部分：最低位是小数部分：最低位是0

45、 0，而且灭掉以后，输出，而且灭掉以后，输出 作为作为次低位的次低位的 输入信号。输入信号。RBIRBO0RBORBI0RBORBI0 . 0v例例4.3.34.3.3：利用：利用74HC13874HC138设计一个多输出的组合逻辑电路，输出设计一个多输出的组合逻辑电路，输出逻辑函数式为：逻辑函数式为：ABCCBBCAZCABBAZCBABCZCABBCAACZ4321),(),(),(),(742053273165434321mABCCBBCAZmCABBAZmCBABCZmCABBCAACZ4.3.2 4.3.2 译码器译码器),(),(),(),(742053273165434321mA

46、BCCBBCAZmCABBAZmCBABCZmCABBCAACZ)(),()(),()(),()(),(74204532373126543174205327316543mmmmmZmmmmZmmmmZmmmmmZ4.3.2 4.3.2 译码器译码器由于译码器输出低由于译码器输出低电平有效，故选用电平有效，故选用与非门与非门l 把代码状态的特定含义翻译出来的过程称为译把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。器就是把一种代码转换为另一种代码的电路。l译码器分二进制译码器、

47、十进制译码器及字符译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方显示译码器，各种译码器的工作原理类似，设计方法也相同。法也相同。l二进制译码器能产生输入变量的全部最小项，二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上简单门电路即可实现任所以，由二进制译码器加上简单门电路即可实现任何组合逻辑函数。何组合逻辑函数。4. 3. 3 数据选择器数据选择器能够从能够从多路多路数据输入中数据输入中选择一路选择一路作为输出的电路作为输出的电路一、一、4 选选 1

48、 数据选择器数据选择器输输入入数数据据输输出出数数据据选择控制信号选择控制信号A0Y4选选1数据选择器数据选择器D0D3D1D2A11. 工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2. 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33. 函数式函数式 013012011010AADAADAADAADY 一、一、4 选选 1 数据选择器数据选择器3. 函数式函数式013012011010AADAADAADAADY 4. 逻辑图逻辑图33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0

49、 1 1 = D0= D1= D2= D3（一）分类：（一）分类：2选选1、4选选1、8选选1、16选选1。双四选一数据选择器双四选一数据选择器74HC1531111D0 D1 D2 D3A1A0&1Y集成数据选择器集成数据选择器 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成双集成双4选选1数据选择器数据选择器74HC153选通控制端选通控制端S S为低电平有效，即为低电平有效，即S=0S=0时芯片被选中，处于工作状时芯片被选中，处于

50、工作状态；态；S=1S=1时芯片被禁止，时芯片被禁止，Y0Y0。以以4 4选选1 1数据选择器为例进行数据选择器为例进行分析。分析。分析上半部分：分析上半部分：集成数据选择器集成数据选择器)()()()(01301201101011AADAADAADAADSYA A1 1A A0 0Y Y1 11 1X XX X0 00 00 00 0D D10100 00 01 1D D11110 01 10 0D D12120 01 11 1D D13131S（二）功能扩展（二）功能扩展v例例4.3.4: 4.3.4: 用双用双4 4选选1 1数据选择器构成数据选择器构成8 8选选1 1数据选择器。数据选

51、择器。“四选一四选一”只有只有2 2位地址输入，位地址输入，从四个输入中选中一个从四个输入中选中一个; ;“八选一八选一”的八个数据需要的八个数据需要3 3位位地址代码指定其中任何一个地址代码指定其中任何一个. .集成数据选择器集成数据选择器70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY位地址输入端作为第利用3SBABAZBABAZA A1, B A0, Z Y对比上两式得：对比上两式得：D0=D3=0 , D1=D2=1也可用真值表：也可用真值表： A(A1) B(A0) Z

52、Y 0 0 0 D0 0 1 1 D1 1 0 1 D2 1 1 0 D31. Z= A B + A B= A1 A0 + A1 A01. Z= A B + A B= A1 A0 + A1 A01. Z= A B + A B= A1 A0 + A1 A02. Y= A1A0 D0+A1A0D1+A1A0D2+A1A0D34.3.3 4.3.3 数据选择器数据选择器D3A0A1BAZYD1D0D21S例：用四选一数据选择器实现异或逻辑例：用四选一数据选择器实现异或逻辑 例例4.3.5：用：用4选选1数据选择器实现交通灯判别电路。数据选择器实现交通灯判别电路。A G R Z0 0 0 10 0 1

53、 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1令令AA1, GA0, ZYYD0D1D2D3由右面的真值表可求出：由右面的真值表可求出：D0=RD1=D2=RD3=14.3.3 4.3.3 数据选择器数据选择器)(1)()()(AGAGRGARGARRAGAGRRAGGRAGARZ)()()()(013012011010AADAADAADAADSY若用公式法，要将若用公式法，要将Z写成包含变量写成包含变量G,A最小项的与最小项的与或式。或式。AGRZ000100100100011110001011110111114.3.3 4.3.3 数据选择器数据选

54、择器 二、集成数据选择器二、集成数据选择器1. 8 选选 1 数据选择器数据选择器74151 74HC151 74251 74HC251引引脚脚排排列列图图功功能能示示意意图图选通控制端选通控制端 SVCC 地地1324567816 15 14 13 12 11 10 974HC151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0

55、 A2 A0 地址端地址端D7 D0 数据输入端数据输入端数据输出端数据输出端、 YY012701210120AAADAAADAAADY ，选择器被禁止，选择器被禁止时时当当 1 S），选择器被选中（使能，选择器被选中（使能时时当当 0 S1 0 YY2. 集成数据选择器的扩展集成数据选择器的扩展两片两片 8 选选 1（74151）16 选选 1数据选择器数据选择器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0 D7 D0 D7 1 使能使

56、能禁止禁止D8 D15 0 D8 D15 0 四片四片 8 选选 1（74151）32 选选 1 数据选择器数据选择器1/2 74LS139SA4A3A2A1A0&Y方法方法 1： 74LS139 双双 2 线线 - 4 线译码器线译码器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A1D0S1Y074151 (2)D7A2D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止

57、 使能使能 0 1禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 方法方法 2：74LS153 双双 4 选选 1 数据选择器数据选择器34 AA（1） （2） （3） （4）输出信号输出信号0 0工工 禁禁 禁禁 禁禁70 DD0 1禁禁 工工 禁禁 禁禁158 DD1 0禁禁 禁禁 工工 禁禁2316 DD1 1禁禁 禁禁 禁禁 工工3124 DD译译码码器器输输出出00 Y01 Y02 Y03 Y方法方

58、法 1：四片四片 8 选选 1（74151）32 选选 1 数据选择器数据选择器四路四路 8 位位并行数据并行数据四片四片8选选1四路四路 1 位位串行数据串行数据一片一片4选选1一路一路 1 位位串行数据串行数据（电路略）（电路略）真值表真值表（使用（使用 74LS139 双双 2 线线 - 4 线译码器）线译码器）三三. . 用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数1. 原理：原理：选择器输出为标准与或式，含地址变量的选择器输出为标准与或式，含地址变量的全部最小项。例如全部最小项。例如 而任何组合逻辑函数都可以表示成为最小项之和而任何组合逻辑函数都可以表示成为最小项之和的形

59、式，故可用数据选择器实现。的形式，故可用数据选择器实现。013012011010AADAADAADAADY 01270120AAADAAADY 4 选选 18 选选 12. 步骤步骤(1) 根据根据 n = k - 1 确定数据选择器的规模和型号确定数据选择器的规模和型号(n 选择器选择器地址码地址码，k 函数的函数的变量个数变量个数)(2) 写出函数的写出函数的标准与或式标准与或式和选择器和选择器输出信号表达式输出信号表达式(3) 对照比较确定选择器各个输入变量的表达式对照比较确定选择器各个输入变量的表达式 (4) 根据采用的根据采用的数据选择器数据选择器和和求出的表达式求出的表达式画出连画

60、出连线图线图3. 3. 应用举例应用举例 例例 用数据选择器实现函数用数据选择器实现函数 解解 (2) 标准与或式标准与或式ABCCABCBABCAF ACBCABF (1) n = k - -1 = 3 - -1 = 2 可用可用 4 选选 1 数据选择器数据选择器 74LS153数据选择器数据选择器013012011010AADAADAADAADY (3) 确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系令令 A1 = A, A0 = B01 BAABCBACBAF则则 D0 = 0 D1 =D2 = C D3 = 1方法一：公式法方法一：公式法ABDBADBADBADY321