第5章时序电路.

1、新编新编21世纪高等职业教育信息类规划教材世纪高等职业教育信息类规划教材数字电路数字电路电子教案电子教案主主 编编 徐新艳徐新艳第第5章章 时序逻辑电路时序逻辑电路 学习目标学习目标1了解时序逻辑电路的概念和分类。了解时序逻辑电路的概念和分类。2掌握专用集成计数器、寄存器的逻辑功能，掌握专用集成计数器、寄存器的逻辑功能，会使用集成计数器、寄存器并扩展其功能。会使用集成计数器、寄存器并扩展其功能。3能够查阅集成电路手册，识读计数器和寄存能够查阅集成电路手册，识读计数器和寄存器集成电路的引脚和功能。器集成电路的引脚和功能。 第第5章章 时序逻辑电路时序逻辑电路 5.1 计数器计数器 5.1.1 同

2、步计数器同步计数器 5.1.2 异步计数器异步计数器 5.1.3 集成计数器构成集成计数器构成N进制计数器的方法进制计数器的方法 5.1.4 计数器的设计与分析计数器的设计与分析5.2 寄存器寄存器 5.2.1 数码寄存器数码寄存器 5.2.2 移位寄存器移位寄存器5.3 移存型计数器移存型计数器 5.3.1 环形计数器环形计数器 5.3.2 扭环形计数器扭环形计数器 5.3.3 最大长度移存型计数器最大长度移存型计数器第第5章章 时序逻辑电路时序逻辑电路 时序逻辑电路简称时序电路。时序逻辑电路简称时序电路。（1）时序电路与组合逻辑电路的区别）时序电路与组合逻辑电路的区别任意时刻的输出信号不仅

3、取决于该时刻的输入信号，而且任意时刻的输出信号不仅取决于该时刻的输入信号，而且与前一时刻的电路状态有关。与前一时刻的电路状态有关。第第5章章 时序逻辑电路时序逻辑电路 （2）时序电路的组成）时序电路的组成由组合逻辑电路和存储电路两部分组成。触发器是构成存由组合逻辑电路和存储电路两部分组成。触发器是构成存储电路的基本单元，也是最简单的时序电路。储电路的基本单元，也是最简单的时序电路。组合逻辑电路组合逻辑电路存储电路存储电路 Y1 YlD1DiW1 1WkQ1Qj第第5章章 时序逻辑电路时序逻辑电路 （3）分析时序电路的方程）分析时序电路的方程用输出方程、存储电路（触发器）的驱动方程又称激励方用输

4、出方程、存储电路（触发器）的驱动方程又称激励方程、存储电路（触发器）的状态方程分析时序逻辑电路。程、存储电路（触发器）的状态方程分析时序逻辑电路。（4）时序电路的分类）时序电路的分类时序电路按状态转换情况分为同步和异步时序电路两大类。时序电路按状态转换情况分为同步和异步时序电路两大类。同步时序电路中，存储电路状态转变在同一时钟下发生。同步时序电路中，存储电路状态转变在同一时钟下发生。异步时序电路不用统一时钟，或没有时钟。异步时序电路不用统一时钟，或没有时钟。 5.1 计 数 器计数器由触发器和门电路组成，它按预定顺序改变其计数器由触发器和门电路组成，它按预定顺序改变其内部各触发器的状态，用以表

5、征输入脉冲个数，即计数。内部各触发器的状态，用以表征输入脉冲个数，即计数。计数器按工作方式分为同步计数器和异步计数器；按计数器按工作方式分为同步计数器和异步计数器；按进位数制分为二进制计数器和非二进制计数器。进位数制分为二进制计数器和非二进制计数器。5.1 计 数 器5.1.1 同步计数器同步计数器同步是指组成计数器的所有触发器共用一个时钟，从而同步是指组成计数器的所有触发器共用一个时钟，从而使得应该翻转的触发器将同时翻转，并且该时钟就是被使得应该翻转的触发器将同时翻转，并且该时钟就是被计数的输入脉冲。计数的输入脉冲。5.1 计 数 器5.1.1 同步计数器同步计数器1. 二进制计数器二进制计

6、数器由由k个触发器组成的二进制计数器称为个触发器组成的二进制计数器称为k位二进制计数器，位二进制计数器，它可以累计它可以累计2kN个二进制数：个二进制数：0，1，2k 1。N称为称为计数器的模或进制。若计数器的模或进制。若k1，2，3，则，则N2，4，8，相应的二进制计数器称为模，相应的二进制计数器称为模2计数器，模计数器，模4计数器，计数器，模模8计数器，计数器，。 5.1 计 数 器5.1.1 同步计数器同步计数器1. 二进制计数器二进制计数器（1） 二进制加法计数器二进制加法计数器二进制加法的计数顺序是，当计数脉冲依次输入时，计数二进制加法的计数顺序是，当计数脉冲依次输入时，计数器状态按

7、二进制数依次增加。器状态按二进制数依次增加。 图示是图示是3位二进制加法计数器，它由位二进制加法计数器，它由3个接成个接成T功能的功能的JK触发器和触发器和门电路组成。门电路组成。CP是计数脉冲输入端；是计数脉冲输入端；Q0Q3是计数输出端；是计数输出端；CO是进位输出端。计数状态表如表所示。是进位输出端。计数状态表如表所示。Q(a)1&Q0Q2FFFFFF1CPCO(b)QQQCOCP01212345678000 ; 0001 ; 0111 ; 19000 ; 0012Q Q Q CO012;1J1KC11J1KC11J1KC1T1T2T0K输入脉冲序号输入脉冲序号Q2nQ1nQ0nQ2n+

8、1Q1n+1Q0n+1输出输出CO10000010200101003010011040111000510010106101110071101110811100013位二进制加法计数器的波形图如图所示。由图可以位二进制加法计数器的波形图如图所示。由图可以看出，每经过一级触发器，输出脉冲周期增加一倍，看出，每经过一级触发器，输出脉冲周期增加一倍，即频率降低为原来的即频率降低为原来的1/2。因此，。因此，1位二进制计数器也位二进制计数器也是二分频器，是二分频器，3位二进制计数器为八分频器。如触发位二进制计数器为八分频器。如触发器有器有k级，则最后一级触发器所输出的脉冲频率就降级，则最后一级触发器所输

9、出的脉冲频率就降低为最初输入频率的低为最初输入频率的1/2k，计数器就是，计数器就是2k分频器。分频器。Q(a)1&Q0Q2FFFFFF1CPCO(b)QQQCOCP01212345678000 ; 0001 ; 0111 ; 19000 ; 0012Q Q Q CO012;1J1KC11J1KC11J1KC1T1T2T0K5.1 计 数 器5.1.1 同步计数器同步计数器1. 二进制计数器二进制计数器（2） 二进制减法计数器二进制减法计数器减法计数规律与加法相反，每来一个计数脉冲，计数数值减法计数规律与加法相反，每来一个计数脉冲，计数数值减减1。4位二进制减法计数器的计数规律如表所示。表中位

10、二进制减法计数器的计数规律如表所示。表中BO是向高一位的借位输出信号。是向高一位的借位输出信号。输入脉冲序号输入脉冲序号Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1输出输出BO111111110021110110103110111000411001011051011101006101010010710011000081000011109011101100100110010101101010100012010000110130011001001400100001015000100000160000111115.1 计 数 器5.1.1 同步计数器同步计数器1. 二进制计数器二

11、进制计数器（3） 二进制可逆计数器二进制可逆计数器将加减计数器合在一起，并加上加将加减计数器合在一起，并加上加/减控制信号予以控制，减控制信号予以控制，就可以构成可逆计数器。就可以构成可逆计数器。 图示是图示是4位二进制加位二进制加/减计数器减计数器74HC191，除具有可，除具有可逆计数功能外，还增加了并行送数等功能，功能表逆计数功能外，还增加了并行送数等功能，功能表如表所示。其中如表所示。其中“”表示表示CP脉冲上升沿作用时，计脉冲上升沿作用时，计数状态改变。数状态改变。 G1G4M2DOWN1,2 /1,3+01232(CT=0)Z6C5M3UPDDDDCTRDIV16图6-3 74HC

12、191逻辑符号CTU/DLDCP5D143132QQQQ01231CO/BO1545679101112RC6,1,43(CT=15)Z61248 /DCP动作0异步预置数100加计数1减计数1禁止LDCTU图示是图示是74HC191组成多级计数器时的两种级连方法。组成多级计数器时的两种级连方法。74HC19174HC19174HC191U/DU/DU/DCPCPCPCTCTCTRCRCRC加/减控制计数脉冲输入74HC19174HC19174HC191U/DU/DU/DCPCPCPCTCTCTRCRCRC加/减控制计数脉冲输入QQQQQQQQQQQQ01234567891011计数允许控制(a

13、)串联级连 (b)同步级连74HC191为单时钟结构。如果在执行加或减计数时，计数脉冲为单时钟结构。如果在执行加或减计数时，计数脉冲来自两个不同的输入端，则计数器为双时钟结构。来自两个不同的输入端，则计数器为双时钟结构。74HC193为为双时钟计数器，执行加计数时，时钟由双时钟计数器，执行加计数时，时钟由CPU输入而输入而CPD1；执；执行减计数时，时钟由行减计数时，时钟由CPD输入而输入而CPU1。图中，图中，CR为异步复位信号，也称异步清零信号，高电平有效，为异步复位信号，也称异步清零信号，高电平有效，即只要即只要CR1，立刻使计数器中各触发器置零。计数时，应使，立刻使计数器中各触发器置零

14、。计数时，应使CR0。 CT=0G22101231CT=15C3G1DDDDCTRDIV16图6-5 74HC193逻辑符号CRCPLDCP3D143132QQQQ01231CO1545679101112BO2CT=0DU12485.1 计 数 器5.1.1 同步计数器同步计数器2. 非二进制计数器非二进制计数器非二进制计数器是指模非二进制计数器是指模N2k的任意进制计数器。例如，当的任意进制计数器。例如，当计数器计数器N5，10，12时，就称之为模时，就称之为模5，模，模10，模，模12计数计数器，也称为五进制，十进制，十二进制计数器。器，也称为五进制，十进制，十二进制计数器。 74HC16

15、2是十进制加法计数器，它包含是十进制加法计数器，它包含4个个D触发器，触发器，Q3Q0是是计数输出端。计数输出端。RC是串行进位输出端。是串行进位输出端。 是同步清零端，低电平有是同步清零端，低电平有效，当效，当 0时，在时，在CP上升沿作用下，触发器均被置零。同步预上升沿作用下，触发器均被置零。同步预置控制端置控制端 为低电平有效，当为低电平有效，当 0且且 1时，在时，在CP上升沿作上升沿作用下，将预置数用下，将预置数P3P2P1P0送入送入Q3Q2Q1Q0。CTT、CTP是计数控制是计数控制端，高电平有效，如果端，高电平有效，如果 1， 1，而，而CTTCTP0，各触发，各触发器将保持原

16、状态不变。只有器将保持原状态不变。只有CTTCTP 1，计数器才能计数。，计数器才能计数。CPCTTCTP操作0同步清零10同步预置数1111加计数110保持110保持LDCR(b)(a)1DC11&1&1&1&11DC11DC11DC1&1111CPCTCTCRLDPPPPRCQQQQ01230123TP5CT=0G4M1G301233CT=9C5/2,3,4+M2PPPPCTRDIV10CRCTLDCP1,5D10141311QQQQ01234CT31967155212RCPT1248CRLDCRCRLDLDCR表是表是74HC162的状态的状态表。根据状态表可以表。根据状态表可以画出状态

17、图如图所示。画出状态图如图所示。图中，转移线旁边的图中，转移线旁边的标注是输出标注是输出RC取值。取值。由由4个触发器组成的计个触发器组成的计数器有数器有2416种状态，种状态，而十进制计数器只用而十进制计数器只用10种，这种，这10种称为有种称为有效状态，其余称为无效状态，其余称为无效状态。如果计数器效状态。如果计数器能由无效状态自动转能由无效状态自动转入有效状态，则称计入有效状态，则称计数器能自启动。只要数器能自启动。只要有一个无效状态始终有一个无效状态始终不能转入有效状态，不能转入有效状态，就称不能自启动。就称不能自启动。 序号序号Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q

18、0n+1RC说明说明1000000010有效状态有效状态200010010030010001104001101000501000101060101011007011001110801111000091000100101010010000111101010110无效状态无效状态1210110100113110011010141101010011511101111016111100001/01111图6-7 74HC162计数状态图/10000/00001/00010/00011/00100/11011/11001/01000/00111/00110/001011101101011101100/0

19、/1/0/0有 效 状 态无 效 状 态/RCQ Q Q Q012356图示是图示是74HC162的波形图。的波形图。QQQRCCP0121560000;00001;01001;1100000;0Q35.1 计 数 器5.1.2 异步计数器异步计数器异步计数器的各级触发器时钟并不都来源于计数脉冲，异步计数器的各级触发器时钟并不都来源于计数脉冲，各级触发器的状态转变不是同时进行。因而在异步计数各级触发器的状态转变不是同时进行。因而在异步计数器工作时，要注意各级触发器的时钟信号，以确定其状器工作时，要注意各级触发器的时钟信号，以确定其状态转变时刻。态转变时刻。5.1 计 数 器5.1.2 异步计数

20、器异步计数器1二进制计数器二进制计数器图示异步图示异步4位二进制加法位二进制加法计数器，由计数器，由4个个T 功能功能JK触发器组成，低位触发触发器组成，低位触发器状态从器状态从1变变0，Q端产生端产生的下降沿就使高一位触的下降沿就使高一位触发器翻转。最低位触发发器翻转。最低位触发器在器在CP下降沿翻转。波下降沿翻转。波形中箭头所指表示低位形中箭头所指表示低位触发器下降沿触发高位触发器下降沿触发高位触发器使其改变状态。触发器使其改变状态。 1J1KC1R1J1KC1R1J1KC1R1J1KC1RQQQQCPCR0123CP0CP1CP2CP3KQQQCRCP012116611Q3K5.1 计

21、数 器5.1.2 异步计数器异步计数器2非二进制计数器非二进制计数器74LS90是二是二-五五-十进制加法计数十进制加法计数器，输入时钟器，输入时钟CP接接CP0端，输出端，输出端端Q0，是一位二进制计数器；，是一位二进制计数器；CP接接CP1端，输出端端，输出端Q3Q2Q1，是五，是五进制加法计数器。进制加法计数器。CP接接CP0端，端，并将并将CP1端与端与Q0端相连，输出端端相连，输出端Q3Q2Q1Q0，为，为8421码异步十进制码异步十进制加法计数器。加法计数器。CP接接CP1端，端，CP0端与端与Q3端相连，输出端端相连，输出端Q0Q3Q2Q1，为为5421码异步十进制加法计数器。码

22、异步十进制加法计数器。CTR&CT02Z3DIV2367R1R2S1S2VCC：5；GND：10；NC：4&3CT1DIV5CP014CP113CT4 4Q012Q1Q2Q3981102CT复置位输入复置位输入输出输出说明说明R1R2S1S2Q3Q2Q1Q01100 0 0 0置置01100 0 0 00111 0 0 1置置90111 0 0 10 0 计数计数计数计数 0 0计数计数0 0计数计数 00 计数计数74LS90接成接成5421码异步十进制加法计数器及其波形图。码异步十进制加法计数器及其波形图。QQQQCPCPRRSS0123121201CP(b)(a)QQQCP1231560

23、00000011100100100Q0Q Q Q Q12305.1 计 数 器5.1.3 集成计数器构成集成计数器构成N进制计数器的方法进制计数器的方法 1. 串接法串接法将两计数器串接，所得新计数器的模为两计数器模之乘积。将两计数器串接，所得新计数器的模为两计数器模之乘积。例如，用模例如，用模10和模和模6计数器串接起来，可以构成模计数器串接起来，可以构成模60计数计数器，如图所示。器，如图所示。此方法能够增大计数器计数长度，即增大计数器模值。此方法能够增大计数器计数长度，即增大计数器模值。模模10计数器计数器模模6计数器计数器CP进位输出进位输出5.1 计 数 器5.1.3 集成计数器构成

24、集成计数器构成N进制计数器的方法进制计数器的方法 2. 反馈法反馈法反馈法是利用计数器计数到某一数值时，由电路产生的置反馈法是利用计数器计数到某一数值时，由电路产生的置位脉冲或复位脉冲，加到计数器预置数控制端或清零端，位脉冲或复位脉冲，加到计数器预置数控制端或清零端，使计数器恢复到起始状态并重新计数，达到改变计数器计使计数器恢复到起始状态并重新计数，达到改变计数器计数长度的方法。数长度的方法。使用该方法，能够由模值大的计数器得到模值小的计数器。使用该方法，能够由模值大的计数器得到模值小的计数器。5.1 计 数 器5.1.3 集成计数器构成集成计数器构成N进制计数器的方法进制计数器的方法 2.

25、反馈法反馈法（1）反馈置）反馈置0法法图示电路计数状态图示电路计数状态015，当计数到，当计数到5（01012）时，）时，Q0和和Q2为为1，与非门输出是，与非门输出是0。因。因160是同步预置数，所以，下一计数是同步预置数，所以，下一计数脉冲即脉冲即CP到来时，将到来时，将P3P0数据数据0000送入送入计数器，使计数器又从数据计数器，使计数器又从数据0开始计数，一开始计数，一直计数到直计数到5，重复上述过程。，重复上述过程。此此N进制计数器是使计数器计数到进制计数器是使计数器计数到(N 1)时，时，利用反馈置计数器初始值为利用反馈置计数器初始值为0000的方法构的方法构成。成。 Q Q Q

26、 QPPPPC PL D01230123Q Q Q QPPPPC PL D012301231&CPCPR C0100(a)(b)Q Q Q QPPPPC PL D012301231CP0011(c)&CP(d)Q Q Q QPPPPC PC R0123012375.1 计 数 器5.1.3 集成计数器构成集成计数器构成N进制计数器的方法进制计数器的方法 2. 反馈法反馈法（2） 反馈预置法反馈预置法计数器状态计数器状态459，当计数到，当计数到9时，时，进位输出进位输出RC为为1，下一时钟到来时，下一时钟到来时，0100送入计数器，此后又从送入计数器，此后又从4开始计数，重复上开始计数，重复上

27、述过程。述过程。该该N进制计数器是利用反馈预置初始值的方进制计数器是利用反馈预置初始值的方法构成。法构成。Q Q Q QPPPPC PL D01230123Q Q Q QPPPPC PL D012301231&CPCPR C0100(a)(b)Q Q Q QPPPPC PL D012301231CP0011(c)&CP(d)Q Q Q QPPPPC PC R0123012375.1 计 数 器5.1.3 集成计数器构成集成计数器构成N进制计数器的方法进制计数器的方法 2. 反馈法反馈法（3） 直接复位法直接复位法图示电路工作状态图示电路工作状态012345，当，当计数到计数到6时（状态时（状态

28、6出现时间极短，不能作为出现时间极短，不能作为一种计数态，它仅是为使计数器复位的过渡一种计数态，它仅是为使计数器复位的过渡态），态），Q2和和Q1均为均为1，使置，使置0端为端为0，由于，由于160是异步复位，所以计数器立即被强迫回是异步复位，所以计数器立即被强迫回到到0状态，开始新的循环。状态，开始新的循环。此方法缺点是输出有毛剌，见波形图中此方法缺点是输出有毛剌，见波形图中Q1。QQQQPPPPC PLD01230123QQQQPPPPC PLD012301231&CPCPR C0100(a)(b)QQQQPPPPC PLD012301231CP0011(c)&CP(d)QQQQPPPPC

29、 PC R012301237QQQCRCP01236毛 刺图5-14 图5-13(d)电路波形图5.1 计 数 器5.1.3 集成计数器构成集成计数器构成N进制计数器的方法进制计数器的方法 2. 反馈法反馈法（3） 直接复位法直接复位法消除毛刺的改进电路如图。消除毛刺的改进电路如图。(a)(b)&CPQ Q Q QPPPPCPCR01230123SRQQQQCRCP012365.1 计 数 器5.1.4 计数器的设计与分析计数器的设计与分析1计数器的设计计数器的设计计数器的设计方法有两种，一种是利用现有集成计数器通计数器的设计方法有两种，一种是利用现有集成计数器通过外部电路适当连接构成。另一种

30、是利用触发器和门电路过外部电路适当连接构成。另一种是利用触发器和门电路构成。构成。例例5-1 用用74HC162构成六十进制计构成六十进制计数器。数器。解：构成计数器如图，解：构成计数器如图，为模为模10计计数器，数器，接成模接成模6计数器，计数器，行波行波进位输出进位输出RC与与CTT、CTP相连。相连。当当RC1时使高位计数器计数；时使高位计数器计数；RC0时高位计数器状态不变。时高位计数器状态不变。计入计入59个脉冲后，计数器状态为个脉冲后，计数器状态为Q7Q6Q5Q4Q3Q2Q1Q001011001与非门输出为与非门输出为0，使片，使片的的 端为端为0。由于由于74HC162为同步置为

31、同步置0，所以，所以，下一个下一个CP到来时，计数器恢复为全到来时，计数器恢复为全0。CRQ Q Q QPPPPCPCR32103210CTCTTPLDQ Q Q QPPPPCPCR32103210CTCTTPLD&Q Q Q Q11CP4567Q Q Q Q0123RC例例5-2 设计一个同步模设计一个同步模6计数器。计数器。解：设计过程通常分为解：设计过程通常分为5个步骤。个步骤。（1）根据设计所要求的计数器的逻辑功能，确定状态数，）根据设计所要求的计数器的逻辑功能，确定状态数，画出原始状态图。画出原始状态图。由设计要求知，计数器应有由设计要求知，计数器应有6种状态，分别用种状态，分别用S

32、0、S1、S5表示。画出原始状态图如图所示，图中转移线旁边的标注表示。画出原始状态图如图所示，图中转移线旁边的标注是输出取值。计数器计满是输出取值。计数器计满6个脉冲后恢复到起始状态，并有个脉冲后恢复到起始状态，并有进位输出。进位输出。例例5-2 设计一个同步模设计一个同步模6计数器。计数器。解：（解：（2）根据总状态数）根据总状态数N，确定触发器数目，确定触发器数目k。k满足条件满足条件2kN确定触发器的数目后进行状态分配或称状态编码，即用触发确定触发器的数目后进行状态分配或称状态编码，即用触发器的不同状态组合分别表示计数器的不同状态。本设计题目器的不同状态组合分别表示计数器的不同状态。本设

33、计题目有有6种状态，要求触发器数目种状态，要求触发器数目k为：为：2kN6，所以要用，所以要用3个个触发器。触发器。在进行状态编码时，可以有多种方案。本例按二进制递加顺在进行状态编码时，可以有多种方案。本例按二进制递加顺序编码，依次取序编码，依次取000101共共6个编码分别表示个编码分别表示S0S5。编码后的状态编码后的状态图如图所示，图如图所示，状态表如表所状态表如表所示 。 其 中 ，示 。 其 中 ，110及及111两种两种状态未用，作状态未用，作为约束项处理。为约束项处理。 000/0001/0010/1101/0100/0011/0/COQ Q Q12334输入脉冲序号输入脉冲序号

34、Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CO100000102001010030100110401110005100101061010001无效状态无效状态110111（3）选定触发器的类型，求状态方程，进而求驱动方程和）选定触发器的类型，求状态方程，进而求驱动方程和输出方程。如果是异步计数器，还要考虑时钟条件。输出方程。如果是异步计数器，还要考虑时钟条件。现选用现选用JK触发器。根据状态表得触发器。根据状态表得Q3n+1、Q2n+1、Q1n+1和和CO卡诺图如图所示。卡诺图如图所示。Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CO0000010001010001001100111

35、00010010101010001110111化简卡诺图得状态方程。化简卡诺图得状态方程。1312331nnnnnnQQ Q QQ Q1212321nnnnnnQQ Q QQ Q111nnQQ将状态方程与将状态方程与JK触发器特征方程比较得驱动方程。触发器特征方程比较得驱动方程。113123311212321111nnnnnnnnnnnnnnnnnQJQKQQQ Q QQ QQQ Q QQ QQQ31231212131111nnnnnnJQ QKQJQ QKQJK化简化简CO卡诺图得输出方程。卡诺图得输出方程。13nnCOQ Q（4）根据驱动方程、输出方程画逻辑图如图所示。）根据驱动方程、输出

36、方程画逻辑图如图所示。对同步计数器，各触发器使用同一时钟。对同步计数器，各触发器使用同一时钟。3123121213111311nnnnnnnnJQ QKQJQ QKQJKCOQ Q1J1KC11J1KC1&1J1KC1&1CPQQQFFFFFF123123CO56（5）根据状态方程检查计数器能否自启动。两个无效状）根据状态方程检查计数器能否自启动。两个无效状态的次态分别为态的次态分别为110111；111000，所以电路能够自，所以电路能够自启动。启动。如果不能自启动，则应重新设计，修改无效状态的次态，如果不能自启动，则应重新设计，修改无效状态的次态，使之能进入有效状态。使之能进入有效状态。5

37、.1 计 数 器5.1.4 计数器设计与分析计数器设计与分析2计数器分析计数器分析分析过程一般为分析过程一般为5个步骤。个步骤。（1）确定触发器的驱动方程，有时还需要写时钟方程（即）确定触发器的驱动方程，有时还需要写时钟方程（即触发器时钟信号表达式）。触发器时钟信号表达式）。 （2）求所用触发器的状态方程。）求所用触发器的状态方程。（3）列状态表。）列状态表。（4）根据状态表，画状态图。）根据状态表，画状态图。（5）判断逻辑功能。）判断逻辑功能。 例例5-3 分析图示时序电路。分析图示时序电路。1J1KC1&1J1KC1&1CPQQQFFFFFF123132&1&1J1KC1MCOCO1257

38、12121231312311nnnnnnnJQ MKJQ QKMQJQ QKQ解：确定触发器的驱动方程。解：确定触发器的驱动方程。例例5-3 分析图示时序电路。分析图示时序电路。12121231312311nnnnnnnJQ MKJQ QKMQJQ QKQ解：将驱动方程代入解：将驱动方程代入JK触发器特征方程得状态方程。触发器特征方程得状态方程。11121112123211312331nnnnnnnnnnnnnnnnnnnQJQKQQQ QMQQQ Q QMQ QQQ Q QQ Q例例5-3 分析图示时序电路。分析图示时序电路。1J1KC1&1J1KC1&1CPQQQFFFFFF123132&

39、1&1J1KC1MCOCO1257确定触发器输出方程。确定触发器输出方程。11322;nnnCOQ QCOMQ0000/00010/00100/11010/01000/00110/0M/COQ Q Q123M/CO0101/10001/01011/00011/01001/01110/11100/0121/11101/11111/101167列状态表，根据状态表画状态图如图所示。列状态表，根据状态表画状态图如图所示。 由以上分析判断逻辑功能，当控制信号由以上分析判断逻辑功能，当控制信号M0时，计数器按模时，计数器按模6计数，能自启动；当计数，能自启动；当M1时，按模时，按模3计数，能自启动。所以

40、，计数，能自启动。所以，该电路是一个可控变模自启动计数器。该电路是一个可控变模自启动计数器。5.1 计 数 器5.1.5 计数器应用举例计数器应用举例1测量脉冲频率、周期测量脉冲频率、周期（1）测量频率）测量频率测量电路如图所示。测量电路如图所示。 12ttNf图6-23 测量脉冲频率被 测 信 号取 样 脉 冲清 零Gtt12&计 数 器译 码 /显 示55.1 计 数 器5.1.5 计数器应用举例计数器应用举例1测量脉冲频率、周期测量脉冲频率、周期（2）测量周期）测量周期测量电路如图所示。测量电路如图所示。Tx N / f N（ s） 其中，其中， f 1MHz。基准脉冲信号清零G&计数器

41、译码/显示1TC1被测信号(1MHz)Tx1xTQQ575.1 计 数 器5.1.5 计数器应用举例计数器应用举例2构成节拍脉冲发生器构成节拍脉冲发生器节拍脉冲是指一组在时间上有先后顺序的脉冲，也称顺序节拍脉冲是指一组在时间上有先后顺序的脉冲，也称顺序信号，主要用来控制某些部件按照规定顺序完成一系列操信号，主要用来控制某些部件按照规定顺序完成一系列操作和运算。节拍脉冲发生器也称顺序脉冲发生器或脉冲分作和运算。节拍脉冲发生器也称顺序脉冲发生器或脉冲分配器，一般由计数器和译码器组成。配器，一般由计数器和译码器组成。5.1 计 数 器5.1.5 计数器应用举例计数器应用举例2构成节拍脉冲发生器构成节

42、拍脉冲发生器四节拍负脉冲发生器如图所示，只要在计数器输入端加时四节拍负脉冲发生器如图所示，只要在计数器输入端加时钟信号钟信号CP，便可以在，便可以在4个输出端依次输出负脉冲信号。个输出端依次输出负脉冲信号。YCP2(b)Y311DC11DC1YY24FFFF(a)YQQYCP011123456784YY3&01575.2 寄 存 器能够暂时存放数据和指令的部件称为寄存器。能够暂时存放数据和指令的部件称为寄存器。一个触发器就是一个最简单的寄存器，它能存放一个触发器就是一个最简单的寄存器，它能存放1位二位二进制代码。进制代码。k个触发器能够存放个触发器能够存放k位二进制代码。位二进制代码。5.2

43、寄 存 器5.2.1 数码寄存器数码寄存器暂存二进制数码的寄存器称为数码寄存器。暂存二进制数码的寄存器称为数码寄存器。图示双拍接收式图示双拍接收式4位数码寄存器，位数码寄存器，Di（i1, 2, 3, 4）是）是数码输入端，数码输入端，Qi（i1, 2, 3, 4）是数码输出端。）是数码输出端。寄存分为两步即双拍：首先清零，即用置寄存分为两步即双拍：首先清零，即用置0信号使所有信号使所有触发器置触发器置0。然后用接收脉冲将控制门打开，如输入数。然后用接收脉冲将控制门打开，如输入数码码1，则控制门输出低电平，将对应触发器置，则控制门输出低电平，将对应触发器置1；如输入；如输入数码数码0，控制门输

44、出高电平，触发器保持原态不变。，控制门输出高电平，触发器保持原态不变。 SRSRSRSRDDDDQQQQ12341234GGGG清零脉冲接收脉冲1234&单拍接收寄存器不需清零，当接收脉冲到来时即可单拍接收寄存器不需清零，当接收脉冲到来时即可将数码存入。将数码存入。 图示是四图示是四D触发器触发器74LS175，可作为单拍接收式寄存，可作为单拍接收式寄存器使用。器使用。C1R1D12345679101112131415DDDDQQQQ12341234接收脉冲数码寄存器应用举例。数码寄存器应用举例。1. 累加器累加器组合逻辑电路累加寄存器数据输入求和命令（时钟）数据输出ABALU累加寄存器数据输

45、入累加命令（时钟）数据输出AB控制信号(a)(b)1011数码寄存器应用举例。数码寄存器应用举例。2. 程序分频器程序分频器QQQQPPPPCPCR32103210CTCTTPLD74HC161RCQQQQPPPPCPCR32103210CTCTTPLD74HC161RCQQQQPPPPCPCR32103210CTCTTPLD74HC161RC1 280 kHz640 kHz320 kHz160 kHz80 kHz40 kHz20 kHz10 kHz11脉冲输入2 560 kHzDDDDDDDD01234567ENA A A012QQQQDDDDCPCR4321432174HC175QQQQD

46、DDDCPCR4321432174HC1751111QQ74HC151XXXXXXXQQQQCP01234561234Y分频信号输出565.2 寄 存 器5.2.2 移位寄存器移位寄存器移位寄存器简称移存器，能在移位脉冲作用下，使寄存移位寄存器简称移存器，能在移位脉冲作用下，使寄存数码逐位左移或右移。数码逐位左移或右移。1单向移位寄存器单向移位寄存器图示图示4位左移移存器，各触发器位左移移存器，各触发器CP端连在一起，作为移位脉冲输入端，端连在一起，作为移位脉冲输入端，D0DSL为数据串行输入端，其余各触发器数据输入为数据串行输入端，其余各触发器数据输入DiQi 1。必须注意，构成移存器的触发

47、器不能有空翻。必须注意，构成移存器的触发器不能有空翻。移存器使用前先清零，然后输入数据。设输入数码为移存器使用前先清零，然后输入数据。设输入数码为1011，在移位，在移位脉冲作用下，数码由右向左依次输入移存器。当加入四个移位脉冲后，脉冲作用下，数码由右向左依次输入移存器。当加入四个移位脉冲后，1011四位数码恰好全部输入移存器，这时可从四个触发器四位数码恰好全部输入移存器，这时可从四个触发器Q端得到并端得到并行输出数据。如果需要串行输出数据，则将行输出数据。如果需要串行输出数据，则将Q3作为输出端，再加四作为输出端，再加四个移位脉冲，个移位脉冲，Q3端将依次输出端将依次输出1011串行信号。串

48、行信号。(a)(b)QQQ1DRC11DRC11DRC11DRC1QQQQ0123FFFFFFFF并行输出串行输出串行输入清零移位脉冲CPDSLQCPDSL0123145801010101010101010101010000000010101010000123K右移寄存器与左移寄存器工作原理相同，只是数码移动方向与左移寄存器相反。右移寄存器与左移寄存器工作原理相同，只是数码移动方向与左移寄存器相反。2双向移位寄存器双向移位寄存器双向移存器能够左移或右移所存数码。双向移存器能够左移或右移所存数码。74HC194是是4位双向通用移存器，具有异步清零功能，清零信号低电平有效。位双向通用移存器，具有异

49、步清零功能，清零信号低电平有效。M1、M0为工作方式控制端，使电路能够选择为工作方式控制端，使电路能够选择4种工作方式（种工作方式（4种工作方式为种工作方式为M0M3）：当）：当M1M011，即，即M3方式时，为并行送数方式，在方式时，为并行送数方式，在CP脉冲上升脉冲上升沿作用下，数据由沿作用下，数据由D3D2D1D0端并行送入移存器；当端并行送入移存器；当M1M010，即，即M2方式方式时，电路执行左移操作，数据由时，电路执行左移操作，数据由DSL端串行输入，在端串行输入，在CP脉冲上升沿作用下，脉冲上升沿作用下，数据逐位左移（图中为从底向顶），这时可在数据逐位左移（图中为从底向顶），这时

50、可在Q0Q3端得到并行数据输出，端得到并行数据输出，也可从也可从Q3端输出串行数据；当端输出串行数据；当M1M001即即M1方式时，电路执行右移操作，方式时，电路执行右移操作，数码由数码由DSR端串行输入，可选择并行输出方式，也可选择串行输出，串行输端串行输入，可选择并行输出方式，也可选择串行输出，串行输出端为出端为Q0；当；当M1M000即即M0方式时，方式时，Qin+1Qin（i0，1，2，3），即移），即移存器寄存数据保持原状态不变。存器寄存数据保持原状态不变。110R/ 2C401321003MDDDDSRG4CRMMCPSLDSRD1,4D2,4D3,4D3,4D3,4D3,4DQQ

51、QQ321012345679101112131415KM1M0CP功能0异步清零。Qi全0100保持当前状态。Qin+1Qin101串入、右移。Q3DSR，Qi-1n+1Qin110串入、左移。Q0DSL，Qi+1n+1Qin111并行输入。QiDiCR移位寄存器应用举例。移位寄存器应用举例。（1）串行加法器）串行加法器CSi+1Ciii高位输入全加器移位脉冲AB最低位被加数移存器最低位移位脉冲AB加数移存器iCP111DC112移位寄存器应用举例。移位寄存器应用举例。（1）串行加法器）串行加法器运算过程示意：运算过程示意：(a)初始状态11CSi+1CiiiABi01110101010101

52、00DQ(b)第一个时钟之后CSi+1CiiiABi0011001001100101DQ(c)第二个时钟之后CSi+1CiiiABi0001000111111101DQ(d)第三个时钟之后CSi+1CiiiABi0000100010101001DQ(e)第四个时钟之后CSi+1CiiiABi0000110001DQ2移位寄存器应用举例。移位寄存器应用举例。（2）汽车尾灯控制电路）汽车尾灯控制电路121R/2C40103MSRG41, 4D2, 4D3, 4D3, 4D3, 4D3, 4D1234567910111213141511R/2C40103MSRG41, 4D2, 4D3, 4D3,

53、4D3, 4D3, 4D12345679101112131415BIN/OCT1201234&EN45675CT=0G4M1G33CT=9C5/2,3,4+M2CTRDIV10CRCTLDCP1,5D10141311QQ014CT31967155212PT1248741621&1&74138741947419411111SF10 k4SLSRSBV+CCRL1RL2RL3RR3RR2RR13SL1211101DDDD322212SR2DDDD1101CRMM21202CRMMYYYY012315.3 移存型计数器利用移位寄存器构成的计数器称为移存型计数器。利用移位寄存器构成的计数器称为移存型计

54、数器。与二进制计数器不同，它不是按二进制的计数顺序进与二进制计数器不同，它不是按二进制的计数顺序进行计数，而仅是一种具有循环状态图的时序电路，主行计数，而仅是一种具有循环状态图的时序电路，主要用在多种控制领域。要用在多种控制领域。常用的移存型计数器有三种类型：环形计数器、扭环常用的移存型计数器有三种类型：环形计数器、扭环形计数器和最大长度移存型计数器。它们都是同步计形计数器和最大长度移存型计数器。它们都是同步计数器。数器。 5.3.1 环形计数器环形计数器电路所示为电路所示为4位环形计数器，图（位环形计数器，图（a）和图（）和图（b）分）分别为其状态图的波形图。别为其状态图的波形图。 1DRC11DRC11DRC1QQQQ1234FFFFFF