第2.2 8086 微处理器.

1、12.2 8088/8086 微处理器主要内容：主要内容：n8088/8086外部引线及功能；外部引线及功能；n8088/8086的内部功能结构和特点；的内部功能结构和特点；n8088/8086的存储器组织的存储器组织n8088/8086的工作时序。的工作时序。2包括如下内容：包括如下内容：n1、8086微处理器的硬件特性微处理器的硬件特性n2、两种工作模式、两种工作模式2.2.1 微处理器概述31、8086的硬件特性n16位微处理器，位微处理器，CMOS型，型，40引脚引脚DIP封装封装n16位数据总线，位数据总线，20位地址总线位地址总线n功耗：功耗：5V，360mA（低功耗型（低功耗型8

2、0C86仅需仅需10mA）n时钟频率：时钟频率：5MHZ10MHZn首次采用了指令流水线的结构首次采用了指令流水线的结构n输入特性：输入电流输入特性：输入电流0.01mAn逻辑0：0.8Vn逻辑1：2.0Vn输出特性：输出特性：n逻辑0：0.45V，最大2.0mAn逻辑1：2.4V，最大-0.4mA42、8086 CPU的两种工作模式n8086可工作于两种模式下，即：可工作于两种模式下，即： 最小模式和最大模式。最小模式和最大模式。n最小模式不支持最小模式不支持8087，8089等协处理器。存等协处理器。存储器和储器和I/O控制信号全部由控制信号全部由CPU产生。产生。n最大模式支持最大模式支

3、持8087，8089。 CPU的部分信的部分信号线被用作号线被用作8087的控制，因此需要由的控制，因此需要由8288总总线控制器来产生这些控制信号。线控制器来产生这些控制信号。注：80286以后的CPU不再区分这两种工作模式。5最小模式下的连接示意图8086CPU控制总线控制总线数据总线数据总线地址总地址总线线地址地址锁存器锁存器数据总线数据总线缓冲器缓冲器ALE时钟发时钟发生生 器器8284A地址地址/数据数据82868282Vcc MN/MXDENDT/R6最大模式下的连接示意图8088CPU数据总线数据总线地址总线地址总线地址地址锁存器锁存器数据总线数据总线缓冲器缓冲器时钟发时钟发生生

4、 器器总总 线线控制器控制器控制总线控制总线8284A8288ALECLK MN/MX82828286GND78288总线控制器n最大模式下，最大模式下， 8288总线控制器产生某些总线控制器产生某些CPU不再提供的控制信号。不再提供的控制信号。n8288产生的信号包括：产生的信号包括：n独立的I/O控制命令：IORC、IOWCn独立的存储器控制命令：MRDC、MWTCn中断响应信号和总线控制信号n以上三组信号取代了最小模式的：以上三组信号取代了最小模式的：nALE、WR、IO/M、DT/R、DEN、INTA88288总线控制器逻辑框图控制逻辑命令信号产生器控制信号产生器状态译码器S0S1S2

5、CLKAENCENIOBDT/ RDENMCE/PDENALEMCE/PDEN: PIC主控级连 / IO设备数据输出控制信号 IOB=0时，PIC主控级连；否则，用于允许I/O总线收发器MRDC（MEMR）MWTC（MEMW）AMWCIORC （IOR）IOWC （IOW）AIOWCINTA （INTA）92.2.3 8086CPU的引线及功能引脚定义的方法可大致分为：n每个引脚只传送一种信息（如每个引脚只传送一种信息（如RDRD）n电平的高低代表不同的含义（如电平的高低代表不同的含义（如M/IOM/IO）n在不同模式下有不同的名称和定义（如在不同模式下有不同的名称和定义（如WR/LOCKW

6、R/LOCK）n分时复用引脚（如分时复用引脚（如ADAD1515ADAD0 0）n引脚的输入、输出分别传送不同的信息（如引脚的输入、输出分别传送不同的信息（如RQ/GTRQ/GT0 0）10最小模式下的主要引线nMN/MX 工作模式控制工作模式控制n=0（接地）：工作于最大模式；n=1（接Vcc）：工作于最小模式。11最小模式下的主要引线地址总线、数据总线：地址总线、数据总线：nAD15AD0：三态三态n地址/数据复用引脚。ALE=1时作为地址线A16A0，ALE=0时作为数据线D16D0。n传送地址时为输出，传送数据时为双向。nA19-A16/S6-S3：输出，三态输出，三态n地址/状态复用

7、引脚。ALE=1时作为地址线A19A16，ALE=0时作为控制信号。请思考为何三总线都是三态的？12最小模式下的主要引线控制信号：控制信号：nWR：输出，三态输出，三态n写选通信号，表示CPU正在写数据到MEM或I/O设备。nRD：输出，三态输出，三态n读信号，表示CPU正在从总线上读来自于MEM或I/O设备的数据。nIO/ M：输出，三态输出，三态n区分是读写存储器还是读写I/O端口（即地址总线上的地址是存储器地址还是I/O端口地址）。13最小模式下的主要引线nDEN：输出，三态输出，三态n数据总线允许信号。用来打开外部数据总线缓冲器。nDT/R：输出，三态：输出，三态n表明CPU正在传送还

8、是接收数据，用来作为外部数据总线缓冲器的方向控制；nALE：输出：输出n地址锁存允许信号，表示地址/数据总线上传输的是地址信号。以上三个信号的用法见下页图以上三个信号的用法见下页图14数据/地址分离电路(最小模式)8282或3738086BHE/S7A19-A16 /S6-S3AD15-AD0OE8286或245OEDIRD15 - D0DT/ RALESTBA19 - A0BHE地址总线数据总线DENCPU总线系统总线15最小模式下的主要引线nRESET：输入输入 n复位信号，保持4个以上时钟周期的高电平时将引起CPU进入复位过程（IF清0，并从存储单元FFFF0H开始执行指令）；nBHE/

9、S7：输出：输出n高8位数据总线允许。在读/写操作期间允许高高8 8位数据总线位数据总线D16D16D8D8有效（即读/写数据的高8位）。 nREADY：输入：输入n准备就绪。用于与存储器或I/O接口的同步。n=0时CPU进入等待状态（插入1个或多个等待周期）。16READY引脚的作用总线周期总线周期T2T1T3T4时钟周期总线周期总线周期T2T1T3TwaitT4标准总标准总线周期线周期增加了等待增加了等待状态的总线状态的总线周期周期若在若在T3周期上升沿检测到周期上升沿检测到READY=0，将插入等待周期，插入的个数取决于，将插入等待周期，插入的个数取决于READY何时变为何时变为1。采样

10、采样17中断请求和响应信号nINTR：输入输入n可屏蔽中断请求输入端，CPU要检查IF状态nNMI：输入输入n非屏蔽中断请求输入端， CPU不检查IF状态nINTA：输出输出n中断响应信号，表示CPU已进入中断响应周期。n此信号常用来选通中断向量号。18总线保持信号nHOLD：输入输入n总线保持请求。用来直接存储器存取模式(DMA)。当CPU以外的其他设备要求占用总线以便访问存储器时，通过此引脚向CPU发出请求。nHOLD=1时，CPU停止执行指令，并将地址/数据总线和控制总线中的所有三态控制线置为高阻状态。nHLDA：输出输出n总线保持响应。CPU对HOLD信号的响应信号。指示CPU已进入保

11、持状态。19其他信号nTEST：输入：输入n测试信号。执行WAIT指令时将测试此引脚的状态。n=0时，WAIT指令相当于空操作(NOP)。n=1时，WAIT指令将重复测试直到它变为0。n通常此引脚与8087算术协处理器相连。nCLK：输入：输入n时钟引脚。为CPU提供基本的定时信号。n占空比必须为33(高1/3，低2/3)。202.2.2 指令流水线取指令取指令指令指令译码译码取操取操作数作数执行执行指令指令存放存放结果结果 CPU执行一条指令的过程类似于工厂生产流水线，被分 解为多个小的步骤，称为指令流水线。原料原料调度分配调度分配生产线生产线成品成品仓库仓库出厂出厂数据和程序指令控制器的调

12、度分配ALU等 功能部件处理后的数据存储器输出21指令流水线n指令流水线有两种运作方式：指令流水线有两种运作方式：n串行方式： 取指令取指令和和执行指令执行指令在不同的时刻按顺序执行。在不同的时刻按顺序执行。n并行方式： 取指令取指令和和执行指令执行指令可同时执行，前提是需要有能并可同时执行，前提是需要有能并行工作的硬件的支持。行工作的硬件的支持。22串行工作方式n8088086 6以前的以前的CPUCPU采用串行工作方式采用串行工作方式取指令取指令1执行执行1取指令取指令2执行执行2CPUBUS忙忙 碌碌忙忙 碌碌取指令取指令3执行执行3忙忙 碌碌空闲空闲空闲空闲空闲空闲t1t0t2t3t4

13、t56个周期执行了3条指令23并行工作方式n8086CPU采用并行工作方式采用并行工作方式取指令取指令1取指令取指令2取指令取指令3取指令取指令4执行执行1执行执行2执行执行3BUS忙碌忙碌执行执行4CPUt1t0t2t3t4t5取指令取指令5执行执行5忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌6个周期执行了5条指令24并行操作的前提n取指令部件和指令执行部件要能够并行工作；取指令部件和指令执行部件要能够并行工作；n指令执行部件在需要时总能立即获得暂存的指令；指令执行部件在需要时总能立即获得暂存的指令；n取指令部件取出的指令要能暂存在取指令部件取出的指令要能暂存在CPU内部某个地内部某个地方。方

14、。n各部件执行时间基本相同，否则需再细分；各部件执行时间基本相同，否则需再细分；n需要解决转移指令，子程调用和返回等问题；需要解决转移指令，子程调用和返回等问题；25总结总结8086 CPU的特点n采用并行流水线工作方式：采用并行流水线工作方式： 通过设置指令预取队列（IPQ）实现n对内存空间实行分段管理：对内存空间实行分段管理： 将内存分段并设置地址段寄存器，以实现对1MB空间的寻址。n支持多处理器系统：支持多处理器系统：8087 FPU，8089等等执行部件执行部件取指部件取指部件262.2.4-1 8088CPU的功能结构n8088内部由两部分组成：内部由两部分组成： 执行单元（执行单元

15、（EU） 总线接口单元（总线接口单元（BIU）结结 构构27ALUFLAGS暂存寄存器ALU数据总线段寄存器指令队列8088总线总总 线线 接接 口口 单单 元元B BI IU U执执 行行 单单 元元E EU UAHALBHBLCHCLDHDLSPBPDISIAXBXCXDX通用寄存器组EU控制部件1 2 3 4Q总线CSDSSSESIP内部通信寄存器16位8位总线控制逻辑地址加法器数据总线地址总线20位16位28执行单元n功能：执行指令，具体操作如下功能：执行指令，具体操作如下 从从IPQ中取指令代码中取指令代码 译码译码 完成指定的操作完成指定的操作 结果保存到目的操作数结果保存到目的操

16、作数 运算特征保存在标志寄存器运算特征保存在标志寄存器FLAGS（仅对影响标志的指令）（仅对影响标志的指令）29总线接口单元功能：功能：n从内存中取指令到指令预取队列从内存中取指令到指令预取队列IPQ；n负责负责CPU与内存或与内存或I/O之间的数据传送；之间的数据传送；n在执行转移指令时，在执行转移指令时，BIU将清除将清除IPQ，然后，然后从转移的目的地址处开始取指令并重新填充从转移的目的地址处开始取指令并重新填充IPQ。308086功能结构特点小结n有有EU和和BIU两个独立的、同时运行的部件两个独立的、同时运行的部件n二者通过二者通过IPQ构成一个两工位流水线构成一个两工位流水线n指令

17、被指令被EU和和BIU按流水线方式处理：按流水线方式处理：n提高了CPU的执行效率；n提高了CPU的运行速度；n降低了对存储器存取速度的要求。31 2.2.4-2 8088内部寄存器组n8086寄存器组又称为寄存器组又称为8086的编程结构的编程结构n它是程序设计中惟一可见的CPU部件n它是系统程序员的操作对象n含含14个个16位寄存器，按功能可分为三类：位寄存器，按功能可分为三类： 通用寄存器，通用寄存器，8个个 段寄存器，段寄存器， 4个个 控制寄存器，控制寄存器，2个个328086寄存器概貌SPIPFLAGSAHALBHBLCHCLDHDLAXBXCXDXBPSIDICSDSESSS通用

18、寄存器控制寄存器段寄存器16位16位33一、通用寄存器 数据寄存器（数据寄存器（AX，BX，CX，DX） 地址指针寄存器（地址指针寄存器（SP，BP） 变址寄存器（变址寄存器（SI，DI）34数据寄存器n用途：存放用途：存放临时数据临时数据和存放和存放运算操作数运算操作数。（例）。（例）n每个均为每个均为16位，但又可分为位，但又可分为2个个8位寄存器，即：位寄存器，即：nAX AH，ALnBX BH，BLnCX CH，CLnDX DH，DL例如：若例如：若(AX)1234H, 则则(AH)12H, (AL)34H35数据寄存器特有的习惯用法nAX：累加器累加器n所有I/O指令都通过AX（AL

19、）与接口传送信息;n中间运算结果也多放于AX（AL）中；n乘除法指令的一个操作数必须在AX（AL）中。nBX：基址寄存器基址寄存器n在间接寻址间接寻址中用于存放操作数的基地址。nCX：计数寄存器计数寄存器n用于在循环指令或串操作指令中存放计数值。nDX：数据寄存器数据寄存器n在间接寻址间接寻址的I/O指令中存放I/O端口地址；n在32位乘除法运算时，存放高16位数。36地址指针寄存器nSP：堆栈指针寄存器：堆栈指针寄存器n其内容为堆栈栈顶的偏移地址；n任何堆栈操作后，SP都会自动增/减量。nBP：基址指针寄存器基址指针寄存器n在间接寻址间接寻址中用于存放操作数的基地址；n常用于访问存放在堆栈中

20、的数据。37BX与BP在应用上的区别n作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；n作为基址寄存器，默认情况下：作为基址寄存器，默认情况下：n用BX作为指针所访问的数据在数据段（DS段）；n用BP作为指针所访问的数据在堆栈段（SS段）。注：间接寻址时注：间接寻址时 仅仅BX、BP、SI、DI可用于存储器寻址；可用于存储器寻址； 仅仅DX可用于可用于I/O寻址。寻址。38变址寄存器nSI：源变址寄存器，用于访问源操作数源变址寄存器，用于访问源操作数nDI：目标变址寄存器，用于访问目的操作数目标变址寄存器，用于访问目的操作数n常用于操作数的间接寻址间接寻址或变址寻址

21、变址寻址。n在串操作指令中，SI存放源操作数的偏移地址，而DI存放目标操作数的偏移地址。39二、段寄存器用于存放逻辑段的段基地址（简称段地址）用于存放逻辑段的段基地址（简称段地址）nCS：代码段寄存器。代码段存放指令代码代码段寄存器。代码段存放指令代码nDS：数据段寄存器数据段寄存器 nES：附加段寄存器附加段寄存器nSS：堆栈段寄存器：指示堆栈区域的位置堆栈段寄存器：指示堆栈区域的位置这两个段存放操作数这两个段存放操作数堆栈段SS数据段DS/ES代码段CS40段寄存器信息的分类存储与段寄存器的关系：信息的分类存储与段寄存器的关系：n 程序区：存储指令代码，由程序区：存储指令代码，由CS控制控

22、制n 数据区：存储原始数据、中间结果和最终数据区：存储原始数据、中间结果和最终 结果，由结果，由DS、ES控制控制 n 堆栈区：存储压入堆栈的数据，由堆栈区：存储压入堆栈的数据，由SS控制控制 41三、控制寄存器nIP：指令指针寄存器指令指针寄存器n其内容为下一条要执行的指令的偏移地址。nFLAGS：标志寄存器标志寄存器n存放指令执行结果的特征：n有些指令（如算术指令）要改变FLAGS的内容(影响FLAGS)；n有些指令对FLAGS无影响。n6个状态标志位（CF，SF，AF，PF，OF，ZF）n3个控制标志位（IF，TF，DF）ODITSZAPC1502467891011FLAGS422.2.

23、5 8088的存储器组织n8088/8086可访问可访问1MB的存储空间（的存储空间（为什么？为什么？）n哪个寄存器能够放得下20位的地址？n用分段分段的方法解决。n段是存储器中的一块区域段是存储器中的一块区域n段起始于存储器内16字节整倍数的边界处。n段首地址的最低4位一定为0n用用段段和和偏移偏移的组合访问存储单元的组合访问存储单元n每个段最大为64KB，最小为16B（为什么？）n所有存储单元的地址都由段地址加偏移地址组成n段地址被装入段寄存器中以供寻址使用n偏移地址用于在64KB存储器段内选择任一单元43段和偏移n设段起始地址设段起始地址=60000Hn段地址段地址n偏移地址偏移地址n0

24、FFFFH6A000H12H60000H6 0 0 0段寄存器偏移地址A000H 0 0 0 0段地址段地址(16位位)段起始地址段起始地址 44物理地址和逻辑地址n物理地址物理地址: 存储单元的硬件地址存储单元的硬件地址物理地址=段地址16 (或段地址左移4位)+偏移地址n逻辑地址逻辑地址: 段和偏移形式的地址段和偏移形式的地址n逻辑地址用于汇编语言程序设计n以下地址都是逻辑地址的例子：n2500H:0100Hn段地址A000Hn偏移地址0001H45例1：n已知已知CS=1055H，DS=250AH ES=2EF0H，SS=8FF0H 数据段中某操作数偏移地址数据段中某操作数偏移地址=02

25、04Hn各段首地址=?n画出各段在内存中的分布n该操作数的物理地址=?n这个例子说明：这个例子说明：n段与段可以不连续n段之间可以重叠10550H250A0H2EF00H8FF00HDS段段ES段段SS段段 CS段段46默认段和偏移寄存器n8086规定了访问存储器段的规则：规定了访问存储器段的规则：n此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表：段地址段地址默认偏移地址默认偏移地址用于访问用于访问CSIP指令指令SSSP、BP堆栈中的数据堆栈中的数据DSBX、DI、SI、8位或位或16位数位数数据段中的数据数据段中的数据ES串指令的串指令的DI目标串操作数目标串操作数4

26、7例2：n设当前执行的程序中某条指令的物理地址为设当前执行的程序中某条指令的物理地址为5A1F6H，则程序所在的段的段地址，则程序所在的段的段地址=？当前？当前CS的内容为多少？的内容为多少？n解：（有多个解，求出任意一个即可） 5A1F6H=5A10H10H+00F6H 所以，段地址=5A10H，CS的内容为5A10H 想一想，还有哪些解？想一想，还有哪些解？思考题：设当前数据段位于存储器的思考题：设当前数据段位于存储器的A8000H到到B7FFFH的地址空间，的地址空间， 问问DS的内容应是什么才能访问该数据段的所有存储单元？的内容应是什么才能访问该数据段的所有存储单元？48堆栈及堆栈段的使用n堆栈：内存中一个特殊区域，用于存放需要保护的数据。堆栈：内存中一个特殊区域，用于存放需要保护的数据。n堆栈按后进先出后进先出方式工作n堆栈通过SS（段地址）和SP（偏移地址）来访问堆栈指针n堆栈的数据压入方向是从高地址到低地址从高地址到低地址，弹出方向则相反 (堆栈指针的变化举例) n常用于常用于n响应中断n子程序调用n参数传递49例3：n若已知（若已