数电课件第6章

1、 第 六 章时 序 逻 辑 电 路6.1 概述概述 一、组合电路与时序电路的区别一、组合电路与时序电路的区别1. 组合电路：组合电路：电路的输出只与电路的输入有关电路的输出只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关。的状态无关。2. 时序电路：时序电路： 时序电路在任何时刻的稳定输出，时序电路在任何时刻的稳定输出，不仅不仅与与该时刻的输入信号有关，而且该时刻的输入信号有关，而且还与电路原来的还与电路原来的状态状态有关。有关。构成构成时序逻辑电路时序逻辑电路的基本单元是的基本单元是触发器触发器。 二、时序逻辑电路的分类：二、时序逻辑电路的分类：按按动动作作特特点点可可分分为为

2、同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在所有触发器状态的变化都是在同同一触发信号一触发信号操作下操作下同时同时发生。发生。触发器状态的变化触发器状态的变化不是由同一不是由同一触发信号触发信号触发而发生变化。触发而发生变化。三、时序逻辑电路的功能描述方法三、时序逻辑电路的功能描述方法逻辑方程组逻辑方程组状态表状态表(类似与类似与真值表真值表)卡诺图卡诺图状态图状态图时序图时序图( (波形图波形图)逻辑图逻辑图 特性方程特性方程： 描述触发器描述触发器逻辑功能的逻辑表达式逻辑功能的逻辑表达式。驱动方程驱动方程：（激励方程）：（激励方程）触发器输入信

3、号触发器输入信号的逻辑的逻辑 表达式。表达式。状态方程状态方程：( (次态方程次态方程) )触发器次态输出的逻辑表达触发器次态输出的逻辑表达 式。驱动方程代入特性方程得状态式。驱动方程代入特性方程得状态方程方程输出方程输出方程：输出变量的逻辑表达式。：输出变量的逻辑表达式。1. 逻辑方程组逻辑方程组电路图电路图驱动方程驱动方程和和输出方程输出方程状态方程状态方程状态图、状态图、状态表状态表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：46.2 时序逻辑电路的分析方法时序逻辑电路的分析方法2将驱动方将驱动方程代入特程代入特性方程性方程判断电路逻判断电路逻辑功能辑功能,检查检查自启动自启

4、动3计算简化步骤：简化步骤：从给定电路写出存储电路中每个触发器的驱动方程从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的（输入的逻辑式），得到整个电路的驱动方程驱动方程将驱动方程代入触发器的特性方程，得到将驱动方程代入触发器的特性方程，得到状态方程状态方程从给定电路写出从给定电路写出输出变量的逻辑表达式输出变量的逻辑表达式:输出方程输出方程检查自启动检查自启动: 在在CLK作用下，无效状态能自动地进入作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。到有效循环中，则称电路能自启动，否则称不能自启动。有效状态：有效状态：在时序电路中，凡是被

5、利用了的状态。有效循环：有效循环：有效状态构成的循环。无效状态：无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效循环：无效状态若形成循环，则称为无效循环。例例6.2.1123112123312321.,1,JQ QKJQKQ QJQ QKQ 写写驱驱动动方方程程：*1231*132122*3231232.QJQKQQQ QQQQ QQ Q QQQ Q QQJKQ 代代入入触触发发器器的的特特性性方方程程得得（），状状态态方方程程：233.YQ Q 输输出出方方程程触发器输入信号的逻辑触发器输入信号的逻辑 表达式。表达式。根据状态方程根据状态方程和输出方程，计和输出方程，计算、列状态

6、转换算、列状态转换表表*1231*132122*323123QQ QQQQ QQ Q QQQ Q QQ Q 23YQ Q 状态转换状态转换表表根据状态转换表根据状态转换表画状态转换图画状态转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y这是一个同步七进制加这是一个同步七进制加法计数器，能自启动。法计数器，能自启动。进位进位电路状态电路状态转换方向转换方向输出输出作时序图作时序图 000001001011001011011000例6.2.311212(1)DQDAQQ 驱驱动动方方程程：*11*212QQQAQQ 状状态态方方程程：12121

7、212(3)YAQ QAQ QAQ QAQ Q 输输出出方方程程：（2）将驱动方程代人）将驱动方程代人D 触发器的触发器的特征方程：特征方程：Q*=D,得得输入输入 现现 态态 次 态输出输出12 QQ*1*2QQAY1 0011 11 000 0111 000 100 010 0*11*212QQQAQQ 状状态态方方程程：1212YAQ QAQ Q 输输出出方方程程：根据状态方根据状态方程和输出方程程和输出方程计算、列状态计算、列状态转换表转换表0 001 010 110 00001 01 1111 10 1输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00

8、001 01 1111 10 11 0011 11 000 0111 000 110 000 0画状态转换图画状态转换图00011011输入输入0/0A/YQ2Q10/10/00/01/01/01/11/0A=0时是时是2位二进制加法计数器，位二进制加法计数器， Y为进位为进位A=1时是时是2位二进制减法计数器，位二进制减法计数器， Y为借位为借位作时序图作时序图 例题例题6.1、6.3、6.46.3 若干常用的时序逻辑电路若干常用的时序逻辑电路寄存器和移位寄存器寄存器和移位寄存器 一、寄存器一、寄存器 在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代码的电路称为的电

9、路称为寄存器寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一个触发器可以存储1 1位二进制代码；存放位二进制代码；存放n位位二进二进制代码的寄存器，需用制代码的寄存器，需用n个个触发器来构成。触发器来构成。同步触发器构成4位寄存器边沿触发器构成边沿触发器构成（1）清零清零。 ，异步异步清零。即有：清零。即有：00000123QQQQ0DR0123*0*1*2*3DDDDQQQQ（2）送数送数。 时，时，CLK上升沿送数。即有：上升沿送数。即有：1DR（3）保持保持。在在 、 CLK上升沿以外时间，寄上升沿以外时间，寄存器

10、内容将保持不变。存器内容将保持不变。1DR二、移位寄存器二、移位寄存器单向移位寄存器单向移位寄存器2*31*20*1*0QQQQQQDQi、 经过经过4个个CLK信号以后，串行输入的信号以后，串行输入的4位代码全部移入寄位代码全部移入寄存器中，同时在存器中，同时在4个触发器输出端得到并行输出代码。个触发器输出端得到并行输出代码。D触发器组成的串入触发器组成的串入/并出、串入并出、串入/串出移位寄存器串出移位寄存器JK触发器组成的串入触发器组成的串入/并出、串入并出、串入/串出移位寄存器串出移位寄存器D触发器组成的串入触发器组成的串入/并出、串入并出、串入/串出移位寄存器串出移位寄存器D触发器组

11、成的串入触发器组成的串入/并出、串入并出、串入/串出移位寄存器串出移位寄存器单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：（1 1）单向移位寄存器中的数码，在）单向移位寄存器中的数码，在CLK脉冲操脉冲操 作下，可以依次右移或左移。作下，可以依次右移或左移。（2 2）n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n位二进制位二进制 代码。代码。n个个CLK脉冲即可完成串行输入工作，脉冲即可完成串行输入工作， 此后可从此后可从Q0Qn-1端获得并行的端获得并行的n位二进制数码，位二进制数码，再用再用n个个CLK脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。（3 3）若

12、串行输入端状态为）若串行输入端状态为0 0，则，则n个个CLK脉冲后，脉冲后， 寄存器便被清零。寄存器便被清零。举例举例:题题6.10、6.27双向移位寄存器双向移位寄存器三种输入方式：三种输入方式： 并行输入并行输入：D0D1D2D3 右移串行输入右移串行输入: DIR 左移串行输入左移串行输入: DIL输出方式：输出方式： 并行输出并行输出：Q0Q1Q2Q3 S1S0用来选择工作状态用来选择工作状态2片片74LS194A接成接成8位双向移位寄存器位双向移位寄存器Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194用双向移位寄存器用双向移位寄存器7

13、4LS194组成组成节日彩灯节日彩灯控制电路控制电路+5V+5VS1=0,S0=1右移控制右移控制+5V CLK1秒秒Q=0时时LED亮亮清清0按键按键1k8LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194计数器计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。在数字电路中，能够记忆输入脉冲个数的电路称为计数器。分类：分类： 按计数器中各触发器是否同时翻转按计数器中各触发器是否同时翻转同步计数器同步计数器异步计数器异步计数器 按计数器中的数字增减按计数器中的数字增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数

14、器容量按计数器容量二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器n位二进制同步加法规律：位二进制同步加法规律：一、同步计数器一、同步计数器计数计数若用若用T触发器构成计数器触发器构成计数器，i驱动方程驱动方程1.0021 TQQQTiii输出方程输出方程:0123

15、CQ Q Q Q 进位进位4位二进制位二进制同步加法计数器同步加法计数器16进制进制1 1、同步同步二进制计数器二进制计数器 4位二进制同步加法计数器位二进制同步加法计数器 若计数脉冲频率为若计数脉冲频率为f0，则，则Q0、Q1、Q2、Q3端输出脉冲的频率端输出脉冲的频率依次为依次为1/2 f0 、1/4 f0 、1/8 f0 、1/16 f0 。因此又称为分频器。因此又称为分频器。状态转换图状态转换图(16进制同步加法计数器进制同步加法计数器)集成十六进制同步加法计数器集成十六进制同步加法计数器74LS161/163预置数控预置数控制端制端数据输入端数据输入端工作状态工作状态控制端控制端进位

16、进位输出输出(a)引脚排列图十六进制同步计数器十六进制同步计数器 74161功能表功能表74161具有具有异步清零异步清零和和同步置数同步置数功能功能.工作状态工作状态X 0 X XX置置 0（异步）（异步） 1 0 XX预置数（同步）预置数（同步）X 1 1 01保持（包括保持（包括C）X 1 1 X0保持（保持（C=0） 1 1 11计数计数ETEPLDRCPD预置数预置数工作状态选择工作状态选择74163功能表功能表(同步同步)74163具有具有同步清零同步清零和和同步置数同步置数功能功能.题题6.12同步二进制减法计数器同步二进制减法计数器原理：原理：根据二进制减法运算规根据二进制减法

17、运算规则可知：在多位二进制数末则可知：在多位二进制数末位减位减1时，先判断，若第时，先判断，若第i位位以下皆为以下皆为0时，则第时，则第i位应翻位应翻转。转。 由此得出规律，若用由此得出规律，若用T触触发器构成计数器，则第发器构成计数器，则第i位位触发器输入端触发器输入端Ti的逻辑式应的逻辑式应为：为：10021 TQ.QQTiii0123BQ Q Q Q 借位借位波形图波形图同步加减计数器同步加减计数器(可逆计数器可逆计数器)加加/减减计数器计数器加加/ /减减选择选择计数结果加加/减减计数器计数器计数结果两种方案:加加脉冲脉冲减减脉冲脉冲单单时钟方式时钟方式双双时钟方式时钟方式a.a.单时

18、钟方式单时钟方式：加加/ /减脉冲用同一输入端减脉冲用同一输入端, ,由加由加/ /减控制线的高低电平减控制线的高低电平决定加决定加/ /减减器件实例：器件实例：74LS191（集成十六进制同步可逆计数器（集成十六进制同步可逆计数器)工作状态工作状态 X 1 1 X保持保持 X X 0 X预置数预置数(异步异步) 0 1 0加计数加计数 0 1 1减计数减计数DULDSCPI加加/减减选择选择74LS191具有具有异步置数异步置数功能功能.使能端使能端串行时串行时钟输出钟输出进进/借位借位/SU Db.双时钟加双时钟加/减计数器减计数器74LS193CBLDBCLD74LS193具有具有异步清

19、零异步清零和和异步置数异步置数功能功能.2 2、同步同步十进制计数器十进制计数器同步十进制加法计数器同步十进制加法计数器: 在同步二进制加法计在同步二进制加法计数器基础上修改而来。数器基础上修改而来。10 T212QQT 310TQ Q 321030TQ Q QQ Q 书书p289工作状态工作状态X0XXX置置 0（异步）（异步）10XX预置数（同步）预置数（同步）X1101保持（包括保持（包括C）X11X0保持（保持（C=0）1111计数计数ETEPLDRCPD 同步十进制加法计数器同步十进制加法计数器74LS160与同步十六进制加法计与同步十六进制加法计数器数器74LS161逻辑图和功能表

20、均逻辑图和功能表均相同相同,所不同的是所不同的是74LS160是十是十进制而进制而74LS161是十六进制。是十六进制。 题题6.11、6.13 同步十进制可逆计数器同步十进制可逆计数器 也有单时钟和双时钟两种结构形式。也有单时钟和双时钟两种结构形式。 单时钟：单时钟：74LS190（与（与74LS191逻辑图和功能表均相同）逻辑图和功能表均相同） 双时钟：双时钟：74LS192（与（与74LS193逻辑图和功能表均相同）逻辑图和功能表均相同）二、异步计数器二、异步计数器1 1、异、异步步二进制计数器二进制计数器3位异步二进制位异步二进制加法加法计数器计数器100 KJ111 KJ122 KJ

21、触发器为触发器为下降沿触发下降沿触发，Q0接接CLK1, Q1接接CLK2。若若上升沿触发上升沿触发，则应，则应 Q0接接CLK1, Q1接接CLK2。3个个T触发器触发器八进制八进制3位异步二进制位异步二进制减法减法计数器计数器触发器为触发器为下降沿触发下降沿触发，Q0接接CLK1, Q1接接CLK2。若若上升沿触发上升沿触发，则应，则应 Q0接接CLK1, Q1接接CLK2。3位异步二进制位异步二进制加法加法计数器计数器3位异步二进制位异步二进制减法减法计数器计数器唯一区别：唯一区别：下一级触发脉下一级触发脉冲冲CLK接上一接上一级触发器的级触发器的Q 还是还是 Q。原理：原理： 在在4

22、4位二进制异步加法位二进制异步加法计数器上修改而成，计数器上修改而成，要跳过要跳过1010 1111这六个状态这六个状态1 2 3 4 5 6 7 8 9 102 2、异、异步步十进制计数器十进制计数器CLK异异步步五进制计数器五进制计数器异步二五十进制计数器异步二五十进制计数器74LS290置0端置9端电路见书电路见书p298二进制二进制计数器：计数脉冲由计数器：计数脉冲由CLK0 端输入，输出由端输入，输出由Q0端引出；端引出；五进制五进制计数器计数器: 计数脉冲由计数脉冲由CLK1输入，输出由输入，输出由Q1Q3引出引出; 十进制十进制计数器计数器: CLK1与与Q0相连相连，以以CLK

23、0为输入端为输入端，输出由，输出由 Q0Q3引出引出.74LS290功能表功能表异步清零异步清零异步置异步置9异步二五十进制计数器异步二五十进制计数器74LS290电路原理图电路原理图例：例：74LS290具有异步清零功能具有异步清零功能六进制六进制题题6.17缺点：缺点：（1）工作频率较低；）工作频率较低； （2）可能存在竞争冒险现象。）可能存在竞争冒险现象。异步计数器特点异步计数器特点优点：优点：结构简单结构简单三、任意进制计数器的构成方法三、任意进制计数器的构成方法 利用现有的利用现有的N N进制计数器构成任意进制（进制计数器构成任意进制（M M）计）计数器时，如果数器时，如果 MNMN

24、MN，则要多片，则要多片N N进制计数器。进制计数器。实现方法实现方法置零法（复位法）置零法（复位法）置数法（置位法）置数法（置位法）RD端控制端控制LD端控制端控制置零法：置零法：适用于有清零输入端的集成计数器。不管输出适用于有清零输入端的集成计数器。不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即回到出会立即回到00000000状态，清零信号消失后，计数器又可以状态，清零信号消失后，计数器又可以从从00000000开始重新计数。开始重新计数。置数法：置数法：适用于具有预置功能的集成计数器。在预置适用于具有预置功能的集成计数

25、器。在预置数控制信号有效后，（对于同步数控制信号有效后，（对于同步预置数功能的计数器预置数功能的计数器, 还还要要在下一个在下一个CLK脉冲作用后，脉冲作用后，) )计数器会把预置数输入计数器会把预置数输入端端D0D1D2D3的状态置入输出端。预置数控制信号消失后，的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。计数器就从被置入的状态开始重新计数。( (预置数可以是预置数可以是零零) )RD端控制端控制LD端控制端控制11CLK110 当计数器记成当计数器记成Q3Q2Q1Q00110时，与非门输出低电平时，与非门输出低电平信号给信号给 端，将计数器置零。置零信号不是

26、一个稳定的状态端，将计数器置零。置零信号不是一个稳定的状态,持续时间很短，有可能导致电路误动作。持续时间很短，有可能导致电路误动作。DR当当MN时，需用多片时，需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并行进位方式、 整体置零方式、整体置数方式整体置零方式、整体置数方式 若若M可分解为可分解为M=N1N2(N1、N2均小于均小于N），），可采用连接方式有：可采用连接方式有： 若若M为大于为大于N的素数，不可分解，则其连接的素数，不可分解，则其连接方式只有：方式只有： 整体置零方式、整体置数方式整体置零方式、整体置数方式串行进位方式：串行进位方式：以

27、低位片的进位信号作为高位片的时以低位片的进位信号作为高位片的时钟输入信号钟输入信号。C CLK并行进位方式：并行进位方式：以低位片的进位信号作为高位片的工以低位片的进位信号作为高位片的工作状态控制信号。作状态控制信号。 C EP/ ET整体置零方式：整体置零方式：首先将两片首先将两片N进制计数器按进制计数器按C EP/ ET方式接成一个大于方式接成一个大于M进制的计数器，然后在计数器到进制的计数器，然后在计数器到M状态时使状态时使 RD=0，将两片计数器同时置零。，将两片计数器同时置零。整体置数方式：整体置数方式：首先将两片首先将两片N进制计数器按进制计数器按C EP/ ET方式接成一个大于方

28、式接成一个大于M进制的计数器，然后在某一状态进制的计数器，然后在某一状态下使下使LD=0，将两片计数器同时置数成适当的状态，获得，将两片计数器同时置数成适当的状态，获得M进制计数器。进制计数器。例例6.3.3 用两片同步十进制计数器接成百进制计数器用两片同步十进制计数器接成百进制计数器.并行进位方式并行进位方式p303串行进位方式串行进位方式例例6.3.4 用两片用两片74LS160接成二十九进制计数器接成二十九进制计数器.整体置零整体置零 方式方式RD端控制端控制整体置数整体置数 方式方式LD端控制端控制并并行行进进位位方方式式题题6.18、6.19、6.20、6.23计数器应用实例一计数器

29、应用实例一计数器计数器+译码器译码器顺序节拍脉冲发生器顺序节拍脉冲发生器输出的序列：00010111计数器应用实例二计数器应用实例二计数器计数器+数据选择器数据选择器序列脉冲发生器序列脉冲发生器四、移位寄存器型计数器四、移位寄存器型计数器环形计数器环形计数器结构特点结构特点: D0=Q3CLK状态转换图状态转换图:构成四进制计数器构成四进制计数器,不能自启动不能自启动.能自启动的环形计数器能自启动的环形计数器:扭环形计数器扭环形计数器结构特点结构特点:10nQD状态转换图：状态转换图：能自启动的扭环形计数器能自启动的扭环形计数器:状态转换图：状态转换图： n位移位寄存器构成的扭环形计数器有位移

30、位寄存器构成的扭环形计数器有2n个有效状态，有个有效状态，有2n-2n个无效状态。个无效状态。6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法根据设根据设计要求计要求画原始画原始状态图状态图最简状最简状态图态图画电画电路图路图检查电路检查电路能否自启能否自启动动12 24 46 6选触发器，求时钟、选触发器，求时钟、输出、状态、驱动输出、状态、驱动方程方程5 5状态状态分配分配3 3化简化简设计步骤设计步骤:确定输入、确定输入、输出变量及输出变量及状态数状态数2n-1M2n例例6.4.1 设计一个带有进位输出端的十三进制计数器设计一个带有进位输出端的十三进制计数器.解：解：进位输出用进位输

31、出用C表示，规定有进位输出时表示，规定有进位输出时C=1，无进位输，无进位输出时出时C=0。十三进制计数器应该十三进制计数器应该有十三个有效状态，有十三个有效状态，分别用分别用S0、S1、S12表示。画出其状态转表示。画出其状态转换图：换图：1建立原始状态图建立原始状态图状态转换图不需化简。状态转换图不需化简。因为因为231324，因此取触发器位数，因此取触发器位数n=4。对状态。对状态进行编码，根据状态转换图得到状态转化表。进行编码，根据状态转换图得到状态转化表。状态化简状态化简2 2状态分配状态分配状态转换表状态转换表34根据状态转换表根据状态转换表写出写出状态方程状态方程并化简，由并化简

32、，由状状态方程态方程找出找出驱动方程驱动方程。选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程CQQQQ*0*1*2*3由状态转化表得由状态转化表得状态方程：状态方程：01223*3QQQQQQ012023123*2QQQQQQQQQQ0101*1QQQQQ0203*0QQQQQ23QQC 若选用若选用4个个JK触发器，需将触发器，需将状态方程状态方程变换成变换成JK触发器触发器特性特性方程方程的标准形式，即的标准形式，即 Q*=J Q+KQ, 找出找出驱动方程驱动方程。3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ230123QKQQQJ)(0132012QQQKQQJ0101QKQJ1)(0230KQQJ状态方程：状态方程：驱动方程：驱动方程：J3 K3J2 K2 J1 K1J0 K0根据驱动方程根据驱动方程画电路图画电路图5230123QKQQQJ)(0132012QQQKQQJ0101QKQJ1)(0230