第九章MOS逻辑功能部件_第1页
第九章MOS逻辑功能部件_第2页
第九章MOS逻辑功能部件_第3页
第九章MOS逻辑功能部件_第4页
第九章MOS逻辑功能部件_第5页
已阅读5页，还剩9页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、第九章第九章 MOS逻辑功能部件逻辑功能部件本章介绍几种逻辑功能部件本章介绍几种逻辑功能部件9.1 多路开关多路开关 9.2 加法器加法器9.3 算数逻辑单元算数逻辑单元9.4 寄存器寄存器9.1 多路开关多路开关 多路开关又叫数据选择器，在控制信号的作用多路开关又叫数据选择器，在控制信号的作用下从多个数据通道中选择某一路到输出端。下从多个数据通道中选择某一路到输出端。 夺路开关真值表夺路开关真值表 ：表：表9.1K1K0Y00110101D0D1D2D3表表9.1 四选一多路开关真值表四选一多路开关真值表010011012013YKK DKK DKK DKK DE/D NMOS多路开关9.2

2、 加法器加法器二进制全加器真值表二进制全加器真值表CABG=ABP=A+BA BSUMCARRY00001111001100110101010100010001011101110110011001101001000101119.2.1 组合逻辑加法器组合逻辑加法器()SUMABCABCABCABCCARRYABACBCABC AB图图9.4图图9.4 由于由于CARRY信号是信号是“逐位逐位”通过各级的，而通过各级的，而SUM信号不是，所以信号不是，所以CARRY相对与相对与SUM信号信号有个延时，且随级数的增加而增加。有个延时，且随级数的增加而增加。 为了减小延时，可以省去进位输出端的反相为

3、了减小延时，可以省去进位输出端的反相器。器。（如图（如图9.5 b图有错误）图有错误）9.2.2传输门加法器传输门加法器优点：优点：SUM和和CARRY延时相同延时相同9.3 算术逻辑单元算术逻辑单元9.3.2 以传输门为主体的算术逻辑单元以传输门为主体的算术逻辑单元该电路结构简单，节省管子，该电路结构简单，节省管子，K1K4为控制信号，为控制信号，AB作为作为输入信号，可实现不同的功能，输入信号，可实现不同的功能，如表如表9.4所示所示9.4 寄存器寄存器l寄存器是用以暂时存放信息的，有记忆功能的部件l这里主要介绍动态移位寄存器9.4.2移位寄存器移位寄存器 如图如图9.13所示，为一移位寄存器，其中所示，为一移位寄存器，其中MR为为复位输入，复位输入，Q3Q1为为4个输出，个输出，S1,S0的不同的不同组合，该电路可以有保持、右移、左移和并行组合，该电路可以有保持、右移、左移和并行置数置数4种功能。种功能。9.4.4动态移位寄存器动态移位寄存器1.两相有比动态移位寄存器两相有比动态移位寄存器1 11 1时时,C2,C2上的数据传输上的数据传输到到C3C3上；上；21时时,C3上的数据传输上的数据传输到到C5上；上；为了提高各级输出信号的为了提高各级输出信号的速度，可用幅度高于电源速度，可用幅度高于电源VDD的时种脉冲。的时种脉冲。（？）（？）且且C3,

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论