半导体集成电路第3章下

1、半导体集成电路南京理工大学电光学院第三章 晶体管-晶体管逻辑（TTL）电路v六管单元TTL与非门vSTTL和LSTTL电路vTTL门电路逻辑扩展v简化逻辑门2022-6-83ABCR1R2VCCVOB1B2T1T2两管单元两管单元TTL与非门与非门u 电路抗干扰能力小电路抗干扰能力小u 电路输出端负载能力弱电路输出端负载能力弱u IB2小，导通延迟较大小，导通延迟较大四管单元四管单元TTL与非门与非门T2管的引入提高管的引入提高了抗干扰能力了抗干扰能力有源负载的引入有源负载的引入提高了电路的负提高了电路的负载能力载能力ABCR1R2VCCVOB1B2T1T2T52022-6-84ABCR1R2

2、VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管，管构成达林顿管，T4管不会进入饱和区管不会进入饱和区反向时反向时T4管的基极有泄放电阻，使电路的平均管的基极有泄放电阻，使电路的平均延迟时间下降延迟时间下降四管单元四管单元TTL与非门与非门五管单元五管单元TTL与非门与非门2022-6-85返回返回改进型改进型TTLTTL与非门与非门 增加增加有源泄放电路有源泄放电路1、提高工作速度、提高工作速度由由T6、Rb和和Rc构成构成的有源泄放电路来的有源泄放电路来代替代替T2射极电阻射极电阻R3减少了电路的开启时间减少了电路的开启时

3、间缩短了电路关闭时间缩短了电路关闭时间2、提高抗干扰能力提高抗干扰能力T2、T5同时导通，因同时导通，因此电压传输特性曲线此电压传输特性曲线过渡区变窄，曲线变过渡区变窄，曲线变陡，输入低电平噪声陡，输入低电平噪声容限容限VNL提高了提高了0.7V左左右右六管TTL单元与非门vT1进行“与”运算vT2是双向管，从集电极输出Vi的与非信号，从射极输出Vi的与信号。vT3,T4是达林顿管，接成射极跟随器，起高电平输出驱动作用。vT5做低电平输出驱动作用（与T3,T4形成推挽输出）vT6,R6,Rc是有源泄放网络。六管单元TTL与非门v当输入都是高电平时，各管基极电位各点电位和电流v当输入端至少有一个

4、为低电平时，电压传输特性六管TTL与非门的瞬态特性1. 延迟时间延迟时间2. 下降时间下降时间3. 存储时间存储时间4. 上升时间上升时间t0t0t0t1t2t3t4t5td=t1-t0tf=t2-t1ts=t4-t3tr=t5-t4等效电路延迟时间v对应Vi上跳到T5开始导通的时间。v主要是T2电流上升过程，及C1,C3充电过程。v要减少延迟时间，就要减少C1,C3，增加T2频率，减小R1,R2。并且设计时使延迟时间内，T6截止，全部Ie2用来对C3充电。下降时间v对应于T5开始导通到进入饱和所需时间。v主要取决于：T5的基极驱动电流I5T5的集电极负载存储时间v对应于Vi下跳到T5开始脱离

5、饱和的时间vT2的退饱和过程，相对于T5很快，可以忽略不计。vT5的退饱和过程，T4，T5可以同时导通，使大电流灌注T5，大大加快了超量存储电荷的复合。上升时间v对应于T5从刚脱离饱和到截止所需时间。v要减少上升时间，需要提高fT5，减小C3，在上升开始时，T6仍处于饱和或导通态。v六管单元TTL与非门vSTTL和LSTTL电路vTTL门电路逻辑扩展v简化逻辑门2022-6-817n-epiP-SiP+P+Sn+Epn+Bn+-BLCB肖特基二极管的抗饱和作用v正向压降低v开关时间短v反向击穿电压高STTL电路可能工作在饱和状态下的晶体管可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带

6、有肖特基势垒二极管（都用带有肖特基势垒二极管（SBD）的三）的三极管代替，以限制其饱和深度，提高工作速极管代替，以限制其饱和深度，提高工作速度度有效克服漏电流有效克服漏电流减小了寄生减小了寄生PNP效应效应不利影响v低电平输出Vol升高，使低电平抗干扰能力下降。vSBD漏电流增大。v集电结电容增大。v成本较高。LSTTL电路v输入级由SBD构成v输出级，R4改接输出端，减少静态功耗。为了弥补速度损失，加上D5。v各电阻阻值增大以降低功耗。v六管单元TTL与非门vSTTL和LSTTL电路vTTL门电路逻辑扩展v简化逻辑门TTL门电路逻辑扩展v其他逻辑门：非门、与门、或非门和与或非门、或门、异或门

7、以上所有门又可以分为基本门、OC门与三态门输出管集电极开路门(OC门)v为解决“线与”问题，将TTL门的有源负载去掉，就成为OC门TTL OC与非门(SN74SO3)三态逻辑(TSL)门v除了有高电平输出和低电平输出外，还有第三种状态禁止态（高阻态）相当于悬空。所以允许把多个三态门的输出端连在一条公共母线(BUS)上，使总线结构分时多路通信得以实现。典型LS三态输出控制门vG=0时，D3,D4导通，电路被封死，输出高阻态。当G=1时，D3,D4截止，控制门对电路无影响。TTL三态与非门v六管单元TTL与非门vSTTL和LSTTL电路vTTL门电路逻辑扩展v简化逻辑门简化逻辑门v何处需要简化逻辑门？内部门。内部门允许负载小、噪声容限小。v如何简化？不需高电平输出管（达林顿管）和低电平输出管T5，而直接将分相管T2兼做输出级。单管逻辑门v单管禁止门、简化异或非门、简化异或门v单管禁止门：BABAF简化异或非门简化异或门及发射极并联串接与非门v多发射极的单管禁止门，相当于两级与非门串联。串接与非门逻辑扩展v第一级集电极与第二级基极串接v第一级集电极和第二级发射极串接：v两级集电极并联，相当于两个串接与非门“线与”。v两个串接与非门集电极-基极串接后再线与：单管逻辑门直流运用特点及级联问题v抢电流现象单管逻辑