晶体管晶体管逻辑(TTL)电路

1、12022-6-10第第 4 4 章章 晶体管晶体管- -晶体管晶体管(TTL)(TTL)逻辑电路逻辑电路 绪绪 论论 在数字集成电路中，完成各种逻辑运算和变换的电路称为逻辑电路，组成逻辑电路的基本单元是门电路和触发器电路，触发器电路基本上也是由各种门电路组成的，门电路是数字集成电路门电路是数字集成电路的基本单元的基本单元，在双极数字集成电路中，按照基本单元电路的工作特点的不同，大致可分为： 饱和型逻辑集成电路饱和型逻辑集成电路(RTL,DTL,TTL,I(RTL,DTL,TTL,I2 2L)L) 抗饱和型逻辑集成电路抗饱和型逻辑集成电路(STTL)(STTL) 非饱和型逻辑集成电路非饱和型逻

2、辑集成电路(ECL)(ECL) 第一种实用的数字集成电路是电阻第一种实用的数字集成电路是电阻- -晶体管耦合逻辑晶体管耦合逻辑(RTL)(RTL)电路，如图所示，这是一种或非门，只要有一个输入信号为高电路，如图所示，这是一种或非门，只要有一个输入信号为高电平，输出则为低电平，输出低电平电平，输出则为低电平，输出低电平V VOLOL0.2V0.2V，级连使用时输，级连使用时输出高电平为出高电平为V VOHOH1V1V，这种电路的特点是：速度较慢，负载能力，这种电路的特点是：速度较慢，负载能力和抗干扰能力差。和抗干扰能力差。VccV0Vi1Vi2Vi3Q1Q3Q2电阻-晶体管耦合逻辑(RTL)电路

3、从从TTLTTL电路的发展历史看，它是以提高速度、降低功耗电路的发展历史看，它是以提高速度、降低功耗( (或降低或降低电路的优值，即延时功耗积电路的优值，即延时功耗积) )为主要目标，不断改进电路的形为主要目标，不断改进电路的形式和工艺的过程。式和工艺的过程。 下图是二极管-晶体管逻辑(DTL)电路，是一种与非门， 只要有一个输入信号为低电平，输出就为高电平，只有当所有输入端都是高电平时，输出才为低电平。相对于RTL电路，它的负载能力和抗干扰能力都有所提高，但电路速度仍然较慢。Q2Q1DD1D2ViVCCV0二极管-晶体管逻辑(DTL)电路简易简易TTL与非门与非门与非门与非门ABCR1R2V

4、CCVOB1B2T1T2两管单元两管单元TTL与非门与非门简易简易TTL与非门与非门ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTL与非门工作原理与非门工作原理R1R2VCCB1ABC4K4K4K4K几个假设：几个假设：1.发射极正向压降，当晶体管正向工作时，取发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和，而当晶体管饱和时，时， 取取VbeS=0.7V.2.集电结正向饱和压降，取集电结正向饱和压降，取VbcF=0.60.7V。3.晶体管饱和压降，当晶体管饱和压降，当T1管深饱和时，因管深饱和时，因Ic几乎为零，取几乎为零，取VceS0.1V，其余，其

5、余管子取管子取 VceS0.3V简易简易TTL与非门与非门1. 1. 输入信号中至少有一个为低电平的情况输入信号中至少有一个为低电平的情况R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1 =VBE1+VOL =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流0.4VIOHT2管的集电结反偏，管的集电结反偏，Ic1很小，很小，满足满足IB1 Ic1，T1管深饱和，管深饱和，VOCS1=0.1V

6、，VB2=0.4V简易简易TTL与非门与非门2. 2. 输入信号全为高电平输入信号全为高电平R1R2VCCB1ABC1.4VVOH=5VVB1 =VBC1+VBE2 =0.7V+0.7V =1.4VVB1被嵌位在被嵌位在1.4V4K4KIC1B2VOH=5VT1T1管的发射结反偏管的发射结反偏, ,集电结正偏集电结正偏, ,工作在反向有源区工作在反向有源区, ,集电极电流集电极电流是流出的是流出的,T2管的基极电流为管的基极电流为: : IB2=-=-IC1= =IB1+ +b bIB1IB1（b b0.01)IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA IB20.9m

7、AT2T2管饱和，管饱和，T2T2管的饱和电压管的饱和电压VCES= =0.3V VOL=0.3VABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大区管工作在反向放大区假设假设:F=20, R=0.02IB1=(VCC-VB1)/R1 =5V-1.4V/4K=0.9mA-IE1=RIB1=0.02*0.9=0.018mA-IC1=(R+1)IB1=0.918=IB2假设假设T2管工作在正向放大区管工作在正向放大区2220.9,2020 0.918BFCFBImAIImAbb在R2上产生的压降为18mA*4K=72V4K4K不成立不成立 两管单元两管单元TTL与非门的静态特性与

8、非门的静态特性1. 电压传输特性电压传输特性VO(V)VOHVOLQ1Vi(V)Q21iOVVQ1,Q2n 截止区截止区n 过渡区过渡区n 导通区导通区VOH: :输出电平为逻辑输出电平为逻辑”1 1”时的最大输出电压时的最大输出电压VOL: :输出电平为逻辑输出电平为逻辑”0 0”时的最小输出电压时的最小输出电压VIL: :仍能维持输出为逻辑仍能维持输出为逻辑”1 1”的最大输入电压的最大输入电压VIH: :仍能维持输出为逻辑仍能维持输出为逻辑”0 0”的最小输入电压的最小输入电压VILVIHVOHVOLVILVOHVIHVOL噪声噪声最大允许最大允许电压电压噪声噪声最小允许最小允许电压电压

9、高噪声容限低噪声容限不定区不定区VIHVIL10VOHVOLVNMHVNMLGate OutputGate InputVNML=VIL-VOLVNMH=VOH-VIH2022-6-10有效低电平输出有效低电平输出Vin输入低电平输入低电平有效范围有效范围0VIL有效高电平输出有效高电平输出Vout输入高电平输入高电平有效范围有效范围VIHVDD过渡区过渡区VOHVOL噪声噪声幅值VOLVIL噪声幅值 VIL-VOL高电平高电平噪声噪声幅值VIHVOH噪声幅值0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V两管单元非门的噪声容限AR1R2V

10、CCVOB1B2T1T22022-6-10简易简易TTL与非门与非门R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1 =VBE1+VOL =0.3V+0.7V =1VVB1被嵌位在被嵌位在1VIB1=(VCC-1V)/R1 =5V-1V/4K=1mA4K4KIC1B2T2管截止管截止,VOH=VCC-IOHR2输出高电平时电路供给负载门的电流输出高电平时电路供给负载门的电流0.4VIOH2. 负载能力负载能力2022-6-10 两管单元两管单元TTL与非门的静态特性与非门的静态特性- -负载能力负载能力.能够驱动多少个能够驱动多少个同类负载门正常工作同类负载门正常工作NN扇出

11、2022-6-10ABCR1R2VCCB1B2T1T24K4K1. 求低电平输出时的扇出求低电平输出时的扇出解：负载电流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。IILN个ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K1.1mA)()(2222ILNOLCCOLRCBINRVVSIISSIIbmAISKRRVBOL9 . 0, 4,4, 3 . 0,20221b设：解得：NN32022-6-10ABCR1R2VCCB1B2T1T24K4K2. 求高电平输出时的扇出求高电平输出时的扇出要求保证输出高电平要求保证输出高电平3V3V解：负载电流IC

12、=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。IIHN个ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2 3VNN=2522253535353270.0184CHIHHIHIRN INRIRmAK252022-6-10ABCR1R2VCCVOB1B2T1T2 两管单元两管单元TTL与非门的静态特性与非门的静态特性3. 直流功耗直流功耗P=ICC*VCC静态功耗：电路导通和截止时的功耗1.空载导通电源电流 ICCL :mARVVRVVIIIOLCCBCCRRCCL1 . 2211212.空载截止电源电流 ICCH :mARVVIIBCCRCCH1 . 1111

13、3.电路 平均静态功耗：mWVIIVIPCCCCHCCLCCCC8)(214K4K2022-6-1023ABCR1R2VCCVOB1B2T1T2简易简易TTLTTL与非门的缺点与非门的缺点1.1.输入抗干扰能力小输入抗干扰能力小2.2.电路输出端负载能力弱电路输出端负载能力弱3.I3.IB2B2太小，导通延迟改善小太小，导通延迟改善小四管单元与非门四管单元与非门4.1.1 4.1.1 标准标准TTLTTL与非门与非门( (四管单元四管单元) ) 图4.1所示的电路就是标准的四管单元TTL与非门电路，也是54/74系列电路的基本单元。电路的特点是：电路的特点是： 当输出端由低电平转向高电平时，也

14、就是Q2由导通转向截止、Q1由截止转向导通的过程，在此过程中Q1可反抽Q2基区中的过剩载流子，使电路的平均传输延迟时间tpd下降，从而提高了电路的工作速度。 输出级采用图腾柱结构(Q3-D和Q5轮流导通)，使电路的功耗较低。 电路的优值(延时功耗积)tpdPD=100pJ。4.1 4.1 一般的一般的TTLTTL与非门与非门2022-6-10ABCR1R2VCCVOB1B2T1T2T3T51. T2管使电路低电平噪声容限管使电路低电平噪声容限VNML提高了一个结压降，因此提高了一个结压降，因此电路抗干扰能力增强。电路抗干扰能力增强。2. T3、T5构成推挽输出（又称图腾柱输出），使电路负载能构

15、成推挽输出（又称图腾柱输出），使电路负载能力增强。力增强。3. T5基极驱动电流增大，电路导通延迟得到改善。基极驱动电流增大，电路导通延迟得到改善。ABCR1R2VCCVOB1B2T1T2电平移位作用电平移位作用R3R4180图 4.1 标准 54,74(T1000) 系列 TTL 与非门Vi R14K R21.6K R5130R31KQ1DQ3Q5Q2VCC=5VV02022-6-10ABCR1R2VCCVOB1B2T1T2T5电路导通时，T2、T5饱和VO=VOL 这时，T2管的集电极和输出之间的电位差为：VC2-VO=VCES2+VBES5-VCES5VBES5=0.8VT5和D不能同时

16、导通D起了电平移位的作用R5T3 该电路的电压传输曲线如图4.2所示。由图可见，当输入端电平低于0.55时，输出始终为高电平，当输入端电平0.55后，输出电平开始下降；当输入电平1.35时，输 出 为 低 电 平(VOL=VCES5)。输入电平在0.551.25之间时，输出电平从B到C，时间由R2/R3决定。0123410.55231.35VABC斜率R2/R3EV0/VVOL=VCES50.1 0.651.351.45Vi/VVB2/V图 4.2 四管单元 TTL 与非门 电压传输特性VOH 由于Q5的集电极与二极管D的负极电位相同，所以在版图设计时，可将Q5和D设计成一个复合管，共用一个隔

17、离岛，如图所示。图4.3 Q5-D的复合版图和剖面图N+N+N+PPP+P+N-epiN+-BLP-SUPEBCD-CD+4.1.2 54H/74H 4.1.2 54H/74H 五管单元五管单元TTLTTL与非门与非门 对于图4.1所示的四管单元与非门电路，由于输出端从低电平向高电平转换的瞬间，从电源经R5,Q3,D到Q5有瞬态大电流流过，因此在二极管D上就有大量的存储电荷，因没有泄放回路只能靠二极管本身的复合而消失，所以使该电路的开关速度受到影响。图4.4所示的五管单元与非门电路采用以下措施来提高电路的速度和增强电路的负载能力。 用Q3,Q4构成的达林顿管代替Q3和D。在输出低电平时，由于V

18、CB4=VCE30,Q4不会进入饱和，所以Q4导通时基区的存储电荷就会明显减少；另外Q4的Vi R12.8K R2760 R558R3470Q1Q4Q5Q2VCC=5VV0R44kQ3图 4.4 54 H74H(T2000) 系列 TTL 与非门基极还设计有R4泄放电阻，可以在电路转换时泄放存储电荷，从而使电路的平均传输延迟时间tpd下降，工作速度提高。 采用达林顿晶体管还可以使电流增益提高、输出电阻减小，有利于对负载电容的充电，同样能提高电路的速度，负载能力增加。 电路中各个电阻的阻值均比四管单元电路的电阻阻值小，在同样电源电压情况下工作电流增大反而会使tpd,功耗增加(约为四管单元电路的2

19、倍)。 电压传输曲线与四管单元电路类似。 输入端的反向箝位二极管D可将输入的负向过冲信号箝位在-0.8V左右，起输入保护作用。2022-6-10ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管构成达林顿管，管构成达林顿管，T4管不会进入饱和区管不会进入饱和区反向时反向时T4管的基极有泄放电阻，使电路的平均管的基极有泄放电阻，使电路的平均延迟时间下降延迟时间下降四管单元四管单元TTL与非门与非门五管单元五管单元TTL与非门与非门5 5管单元管单元TTLTTL与非门电路与非门电路输入级由多发射极晶体输入级由多发射极晶体管管T1和

20、基极电组和基极电组R1组成组成，它实现了输入变量，它实现了输入变量A、B、C的与运算的与运算输出级：由输出级：由T3、T4、T5和和R4、R5组成组成其中其中T3、T4构成复合管，与构成复合管，与T5组成推组成推拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力中间级是放大级，由中间级是放大级，由T2、R2和和R3组成，组成，T2的集电极的集电极C2和和发射极发射极E2可以分提供两个相可以分提供两个相位相反的电压信号位相反的电压信号2022-6-10TTLTTL与非门工作原理与非门工作原理 输入端至少有一个接低输入端至少有一个接低电平电平0 .3V3 .6V3 .6V1V3 .6

21、VT T1 1管管:A:A端发射结导通，端发射结导通，V Vb1b1 = V= VA A + V + Vbe1be1 = 1V = 1V，其它发射结均因反偏而截其它发射结均因反偏而截止止. .be4be3C2OHVVVV 5-0.7-0.7=3.6VV Vb1b1 =1V, =1V,所以所以T T2 2、T T5 5截止截止, , V VC2C2Vcc=5V, Vcc=5V, T T3 3：微饱和状态。微饱和状态。 T T4 4：放大状态。放大状态。电路输出高电平为：电路输出高电平为：5V2022-6-10 输入端全为高电平输入端全为高电平3 .6V3 .6V2.1V0 .3VT T1 1:V

22、:Vb1b1= V= Vbc1bc1+V+Vbe2be2+V+Vbe5 be5 = = 0.7V0.7V3 = 2.1V3 = 2.1V因此输出为逻辑低电平因此输出为逻辑低电平V VOLOL=0.3V=0.3V3 .6V发射结反偏而集电发射结反偏而集电极正偏正偏. .处于反向放大状态处于反向放大状态T T2 2：饱和状态：饱和状态T T3 3：V Vc2c2=V=Vces2ces2+Vbe51V+Vbe51V，使使T3T3导通，导通，V Ve3e3=V=Vc2c2-V-Vbe3be3=1-0.70.3V=1-0.70.3V，使使T4T4截止截止。T T5 5：饱和状态，：饱和状态，TTLTTL

23、与非门工作原理与非门工作原理 输入端全为高电平输入端全为高电平，输出为低电平，输出为低电平 输入至少有一个为输入至少有一个为低电平时，输出为高低电平时，输出为高电平电平由由此可见电路的输此可见电路的输出和输入之间满足出和输入之间满足与非逻辑关系与非逻辑关系ABCF T T1 1：反向放大状态反向放大状态T T2 2：饱和状态：饱和状态T T3 3：导通状态：导通状态T T4 4：截止状态：截止状态T T5 5：深饱和状态：深饱和状态T T2 2：截止状态：截止状态T T3 3：微饱和状态：微饱和状态T T4 4：放大状态：放大状态T T5 5：截止状态：截止状态TTLTTL与非门工作原理与非门

24、工作原理4.1.3 4.1.3 六管单元六管单元TTLTTL与非门与非门 从以上两种与非门电路的电压传输曲线(图4.2)可以看出，当0.55Vi1.25时，存在从B-C的过渡区，这主要是输出管Q5的基极回路由电阻R3构成，在Q2开始导通时，IE2并不是很大，IE2R3还不能是Q5完全导通，需要一段时间延迟，所以就出现曲线的B-C段。此现象的存在使电路的抗干扰能力下降。 为了解决上述问题，在图4.5所示的六管单元与非门电路中，用RB,RC,Q6泄放网络代替R3。RB的存在使Q6管比Q5管晚导通，所以Q2管的发射极电流IE2全部流入Q5管的基极，使Q2管和Q5管几乎同时导通，从而改善了电压传输特性

25、(见图4.6)。图 4.5 六管单元与非门电路Vi R12.8K R2760 R558 RB500Q1Q4Q5Q2VCC=5VV0R43.5kQ3Q6RC2503.53.02.51.50.51.02.00.51.52.53.5Vi/VV0/VVcc=5VTA=25图 4.6 六管单元电压传输特性取代R3的泄放回路 当Q5导通且饱和后，Q6也逐渐导通进入饱和，对Q5管进行分流，使Q5管的饱和度变浅(所以这种电路又称为浅饱和电路或抗饱和电路)。由于Q5管工作在浅饱和状态，超量存储电荷相应减小，因而Q5退出饱和的速度得到提高。 在截止瞬态，由于Q6管的基极没有泄放回路，完全靠自身的复合消除存储电荷，

26、所以Q6管比Q5晚截止，使Q5管有一个很好的泄放回路而很快脱离饱和，提高了电路的速度。 可以看出，以泄放回路代替电阻R3，可明显改善电路的电压传输特性，提高了电路的抗干扰能力和工作速度。 另外，由于这种电路结构对温度变化和工艺上电流增益b的离散性都有一定的自调整作用,使得Q5管的饱和深度比较稳定，所以也能改善电路的瞬态特性和负载能力的温度特性，从而减少了工艺离散性对电路的影响。 由于六管单元与非门电路具有以上诸多优点，所以被广泛应用。 在图4.5所示的六管单元电路中，除Q4不是工作在饱和方式以外，其它5只晶体管均工作在饱和工作方式。TTLTTL与非门工作速度与非门工作速度存在问题：存在问题：T

27、TL门电路工作速度门电路工作速度相对于相对于MOSMOS较快，但由较快，但由于当输出为低电平时于当输出为低电平时T T5 5工作在深度饱和状态，当输出工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度能马上消散，而影响工作速度。改进型改进型TTLTTL与非门与非门 可能工作在饱和状可能工作在饱和状态下的晶体管态下的晶体管T1、T2、T3、T5都用带有肖都用带有肖特基 势 垒 二 极 管 （特基 势 垒 二 极 管 （SBD）的三极管代替）的三极管代替，以限制其饱和深度，以限制其饱和深度，提高工作速度，

28、提高工作速度2022-6-10n-epiP-SiP+P+Sn+Epn+Bn+-BLCB4.2 STTL4.2 STTL和和LSTTLLSTTL电路电路4.2.1 4.2.1 六管单元六管单元STTLSTTL与非门电路与非门电路 如果将六管单元中可能进入饱和的晶体管全部用肖特基箝位晶体管(SCT)代替，可进一步提高电路的工作速度。这就是六管单元STTL与非门电路。 图4.7为采用SBD箝位晶体管的54S/74S系列六管单元与非门电路。由图可见，与一般TTL不同之处是以SBD箝位晶体管代替了除Q4以外的所有晶体管，由于SBD的箝位作用，从而使这些管子脱离了的深饱和工作状态(减少了超量存储电荷) ，

29、电路速度得到进一步提高。该电路的门延时tpd=3ns，功耗PD19mW(相对较大)，电路优值约为60pJ。另外，采用SCT代替一般晶体管，其饱和压降有所增加，输出低电平增大。Vi R12.8K R2760 R558 RB500Q1Q4Q5Q2VCC=5VV0R43.5kQ3Q6图 4.7 54 S/74 S(T3000) 系列 STTL 与非门RC2504.2.2 4.2.2 低功耗肖特基与非门电路低功耗肖特基与非门电路(LSTTL)(LSTTL) 由于STTL电路中R4的存在且比较小，使电路功耗较大，如果采用高阻值电阻和优化的电路设计就可以有效降低功耗，实现低功耗的STTL电路，简称LSTT

30、L，电路如图4.8所示。 LSTTL电路实现了高速和低功耗的良好结合，是目前TTL系列电路中具有最佳延时功耗积的系列。与STTL与非门电路的不同之处如下： 用SBD代替多发射极晶体管Q1作为输入端； 将Q4管的基极泄放电阻R4由接地改为接输出端V0，并加上肖特基势垒二极管D5和D6。 Vi R120K R28K R5120 RB1.5KQ4Q5Q2VCC=5VV0R44kQ3Q5D1D2D3D4图 4.8 54LS/74LS(T4000)系列TTL与非门电路D5D6RC3KDTL输入方式LSTTLLSTTL电路的基本特点：电路的基本特点：1.采用高阻值电阻使功耗PD下降为标准TTL门电路的1/

31、5左右；2.用R1,D1,D2组成以SBD为输入端的DTL电路。具有以下优点：高电平时的输入电流变小；由于SBD是多子器件，所以速度快；因为SBD的击穿电压较高(1015V)，所以可将不用的输入端直接接Vcc，而不用通过电阻接Vcc，使用方便。3.R4由接地改为接输出端后，通过R4的电流变小，所以电路功耗下降；在高电平输出时，IR4可成为输出电流的一部分，提高了高电平输出的负载能力。4.增加二极管D5、D6后，电路速度得到提高。D5的作用是在电路导通瞬间反抽Q4管基区的储存电荷，使输出电平迅速下降。D6的作用是降低高电平向低电平转化时的传输时间，当VC2下降比VOH快，且VOH-VC20.4V

32、时，D6导通，而通过D5,D6的电流又通过Q2放大去驱动Q5管，加速了Q5管的导通，提高了电路速度。5.采用离子注入、薄层外延等新技术和对通隔离、深N+集电极接触等工艺，可减小器件的尺寸和寄生效应，提高电路的速度和集成度。 LSTTL的不足之处是电路的阈值电压VTH较低，使低电平噪声容限下降。2OLOHTHVVV4.3 LSTTL4.3 LSTTL门电路的逻辑扩展门电路的逻辑扩展 在TTL电路中，与非门电路是大量生产和使用的门电路。但在实际应用中往往需要的是各种门电路而不仅仅是与非门电路。为了解决实际应用的需要，一方面在TTL与非门中增加扩展器，用以增加输入端(“与”扩展器)和实现逻辑功能扩展

33、(“与或”控制器)；另一方面生产其它逻辑功能的TTL门电路(如或非门、与或非门、与门、或门、异或门等)。同一种门又可按输出结构不同而分为基本门、集电极开路(OC)门，三态3S(third state logic gate)门等，一般这些电路都是按系配套的。以下仅介绍OC门4.3.1 OC4.3.1 OC门门 标准系列的TTL与非门不能直接连接在一起(如图4.9(a)所示)实施“线与”，因为此时两个输出高电平的与非门(G1,G2)的输出电流一起灌进了输出低电平的与非门G3的输出管Q5(见图4.8)，这样，一方面过量电流会烧坏Q5管，另一方面会使G1,G2门的输出高电平下降，G3门的输出低电平上升

34、，甚至造成逻辑混乱。所以标准系列的图腾柱输出限制了它的“线与”功能，而采用OC门结构就可以解决以上存在的问题。 &G1BA &G2DC &G3FEVOLVOHVOHIOLYVcc(a) 一般与非门 &BA &DC &FEVOLVOHVOHIOLYVcc(b) OC与非门图 4.9 与非门的线与使用 OC门结构是把标准系列与非门中的高电平输出驱动级去掉，直接由输出管Q5的集电极输出，其电路和逻辑符号如图4.10所示。17K8KQ5Q2VCCAB图 4.10 OC门YYAB& 由图4.9和4.10可以看出，当任何一个或全部门的输出管Q5饱和时

35、，输出电平被下拉为低电平，得到高电平的惟一方法是所有门的输出管Q5都截止。所以“线与”是指各个OC门输出端相“与”，而不是全部OC门各输入端的相“与”。 多个OC门可以挂在同一根总线上进行数据传输，当某个OC门的控制电平A(或B)为低电平时，该OC门的输出管Q5才处于截止状态，不传输数据，相当于此级对母线不其作用，仅当控制电平为高电平时，才将本级输入信号发送至总线上。 OC门与一般与非门相比，由于缺乏Q3、Q4输出驱动，所以电路速度慢，负载能力差。4.5 4.5 中大规模集成电路中的简化中大规模集成电路中的简化逻辑门逻辑门4.5.1 4.5.1 简化逻辑门简化逻辑门 中大规模集成电路中的逻辑门

36、可分为三类：输入门、内部门和输出门。 输入门与输入端直接相连，所以会受外部电路的直接干扰，输入门的输出与内部相连，所以负载是固定的，受到的干扰也较小，所以对输入门的要求是输入阻抗要高，抗干扰能力要强。 输出门与输出端相连，直接驱动外部负载，所以要求输出门的负载能力要强。 内部门的特点是数量大、功耗低、电路简单。由于内部门不与外部直接相连，所以不受外部干扰，因而允许噪声容限低。另外内部门的负载数少、且固定，所以输出驱动电路可以简化。不需要高电平输出管(达林顿管)和低电平输出管Q5，而把分相管Q2兼作输出级。其电路如图4.16和4.17所示。R1R2Q2Q1VCCV0Vi1VinR1R2Q2Q1V

37、CCV0Vi1VinD(a) 低阈值(b) 高阈值图 4.16 两管单元简化与非门R1R2Q2Q1VCCV0Vi1VinIF R31KQ5I0LIB5C2图 4.17 三管单元与非门4.5.2 4.5.2 单管逻辑门单管逻辑门 在中、大规模集成电路中，除了各种简化门外，也常用单个晶体管来组成逻辑门，常用的有单管禁止门、单管串接与非门等。特点是电路简单，逻辑功能强、功耗低，但负载能力差，互连不当会造成逻辑错误。1.1.单管禁止门单管禁止门 电路简单(只用一个晶体管)，如图4.18所示，基极A和发射极B作为输入端，集电极Y作为输出端。当B=1时，禁止基极的信号传到集电极，而当A=0时，禁止发射极信

38、号传到集电极，所以时一种禁止门。只有当A=1,B=0时，输出才为低电平，其逻辑关系为： (4.3) (4.2) BA YBAYQVccYBARLAB&Y(a) 电路图(b)逻辑符号图 4.18 单管禁止门2.2.单管串接与非门单管串接与非门 图4.19是单管串接与非门的电路及逻辑符号，由图可见，它是一个多发射极晶体管，A,B,C为输入端，Y为输出端。逻辑关系为：(4.4) )( CBACBAYQVccYBARL(a) 电路图(b)逻辑符号图 4.19 单管串接与非门CAB&YC&3. 3. 单管逻辑门的逻辑扩展单管逻辑门的逻辑扩展(1) 由单管禁止门组成简化异或非门 如

39、果把两个单管禁止门的基极、发射极交叉互连，其集电极“线与”作为输出(图4.20所示)，就构成了简化异或非门。逻辑关系为：(4.5) BABABABA BAY&Y=A BBAVccR1QQBAY4.20 简化异或非门的线路图和逻辑图在图4.20所示电路的输出端再加一级非门，就构成了简化异或门，如图4.21所示。逻辑关系为： BAFVccR1Q1Q1BAR3Q2Q3FDR2图4.21 简化异或门(2) 两个单管禁止门的发射极并联，可替代三个与非门，如图4.22所示。OPFFAA(a)&FFOPAA(b)图 4.22 两个单管禁止门发射极并联及其逻辑图(3) 将几个单管串接与非门的三个端点作不同连接时，可构成许多逻辑关系。 第一级的集电极和第二级的基极串接，如图4.23所示。其逻辑关系为： (4.6) 2211BABAYA2B2B1A1Q2Q1YVccRLR1(a)&A1B1A2B2Y(b)图 4.23 两