基于FPGA的高速IIR数字滤波器设计与实现

1、电子科技大学硕士学位论文基于FPGA的高速IIR数字滤波器设计与实现姓名：罗海申请学位级别：硕士专业：通信与信息系统指导教师：何旭20070601摘要摘要数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器 又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性 而得到广泛应用。木文研究了IIR数字滤波器的常用设计方法，在分析各种IIR 实现结构的基础上，利用MATLAB针对并联型结构的IIR数字滤波器做了多方面 的仿真，从理论分析和仿真情况确定了所要设计的IIR数字滤波器的实现结构以 及中间数据精度。然后基于FPGA的结构特点，研究了IIR数字滤波器的FPGA

2、 设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高IIR数字 滤波器处理速度的方法，同时又从IIR数字滤波器的结构特性出发，提出利用IIR 数字滤波器的分解技术来改善IIR滤波器的设计。在IIR实现方面，本文采用 Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap 11逻辑分析器的 IIR设计下载到FPGA芯片，并利用Altera公司的SignalTap II逻辑分析仪进行了 定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表 明设计方法J下确有效。关键词：数字滤波器，无限长单位冲激响应，现场可编程门阵列，MATLAB，Verilog

3、硬件描述语言AbstractDigital filter iS one of the important contents of digital signal processWith its good characteristic of frequency selection in lower order in comparison谢tll FIRIIR digital filter is widely applied in modem signal processing systemsThis paper has studied several common methods tO desig

4、n stable IIR digital filterFirstly,based on tlle analysis of IIR basic realization architeeturesthe arithmetic simulation using MTLAB has been studied according to paralell realization architecture of IIR digital filter,and with the simulation results and theoretic analysis，the final architecture an

5、ddata resolution of IIR filter has been decidedSecondly,the FPGA design and realization of IIR digital filter has been researchedIn order to improve the speed and performance of IIR digital filter,on the one hand。from the structure of the FPGA。the pilelining technology and the parallelprocess techno

6、logy have been studiedOn the othel"hand，from the structure of the IIR digital filter,made 111Se：of the decomposingtechnology to improve the designTheSC have been validated by M棚，AB simulationand Verilog HDL programAt last，the 14”IIR di西tal filter has been designed and downloaded into Stratix FP

7、GA deviceCompared the simulation resul招with the test results using AlteraS SignalTap II analyzer and HPS frequency spectrum analyzer,the design is Correct，and can meet the requestKey Words：Digital Filter,IIR FPGA，MATLAB，Verilog HDLII图目录图目录图11数字滤波器的理想幅频特性 5 图12IIR滤波器的直接型实现结构 6 图13IIR滤波器的级联型实现结构 8 图1-

8、4 IIR滤波器的并联型实现结构 8 图15有限字长乘法器的噪声模型1 5 图1-6数字滤波器的乘积量化模型1 5图21 MATLAB的FDA Tool工作界面25 图22 不同类型的带通IIR幅频特性MATLAB仿真26 图23 14阶椭圆带通IIR滤波器的相频特性27 图2-4 14阶椭圆带通IIR滤波器的群时延特性28 图25 14阶IIR数字滤波器的零极点分布图29 图26 14阶IIR数字滤波器的零极点细化分布图30 图27 输入信号量化的仿真模型。32 图2-8 Stratix系列FPGA内部乘法操作(18x18bit模式)34 图29 IIR数字滤波器的MATLAB仿真模型34

9、图210 IIR数字滤波器频响的MATLAB仿真结果36 图2“ 并行实现的fIR数字滤波器(简化图)4l 图212 并行数据输入的IIR数字滤波器43 图213 14阶并联型IIR数字滤波器的内部结构43 图214 Stratix系列FPGA的乘法块及加法块结构图45 图215 乘加截位的不同结构46 图216 并联型高阶IIR结构层次图46图3-1 IIR数字滤波器实现平台硬件结构49 图3-2 JTAG仿真，下载器连接示意图53 图33 FP(讽与CPLD的JTAG链连接图53VI图目录图3-4 Programmer工具自动检测JTAG链上设备型号54 图35 SignaaTap II中

10、的JTAG链扫描工具54 图3-6 改进的IIR实现结构56 图37 14阶并联结构IIR数字滤波器的冲激响应59 图3罐 FPGA的JTAG编程接口引脚分布6l 图3-9 IIR数字滤波器的MATLAB测试模型62 图310 SignalTap II逻辑分析模块嵌入FPOA的原理63 图311 输入不同单频及噪声时的SignalTap II波形66 图312 输入带外单频(f=-I421MHz)信号频谱与IIR输出信号频谱比较68 图313 输入带外单频(仁1621MHz)信号频谱与IIR输出信号频谱比较69 图314 输入带内单频(f=-I491MHz)信号频谱与IIR输出信号频谱比较70

11、 图315 输入带内单频(f=-I521MHz)信号频谱与IIR输出信号频谱比较7l 图316 输入带内单频(f=-I561MHz)信号频谱与IIR输出信号频谱比较72 图317 输入白噪声信号频谱与IIR输出频谱比较74附图1 Altera公司FPGA开发软件Quartus lI(Ver 61)界面。82 附图2 Xilinx公司FPGA开发软件ISE(Ver71i)界面82 附图3 Synplify Pro(VerB11软件用户界面83 附图4 FPGA硬件平台实物图83 附图5 IIR实现的测试平台84 附图6 Filter Solution软件界面(Ver 81)84V表目录表目录表1

12、-1 Verilog HDL不同层次的描述方式19表31 EPl$40与XC2V4000的参数比较51 表32 14阶并联型IIR数字滤波器的系数58 表33 FPGA资源占用及性能列表59VUl缩略字表缩略字表ADC(Analog-toDigital Converter)模拟一数字转换器 ADI(Analog Device Ine1美国模拟器件公司 APF(All Pass Filter)全通滤波器 BPF(Band Pass Filter)带通滤波器 BSF(Band Stop Filter)带阻滤波器 CAD(Computer Aided Design)计算机辅助设计 CPLD(Comp

13、lex Programmable Logic Device)复杂可编程逻辑器件 DAC(DigitaltoAnalog ConveneO 数字一模拟转换器 DF(Digital Filter)数字滤波器DSPigital Signal ProcessingProcessor)数字信号处理(器) ECP(Effective Critical Path) 有效关键路径 FFT(Fast Fourier Transform)快速傅立叶变换 FIR(Finite Inpulse Response) 有限冲激响应 FPGA(Field Programmable Gate Array)现场可编程门阵列 F

14、SF(Frequency Sampling Filter)频率采样滤波器 HPF(High Pass Filter) 商通滤波器 IF(Interpolating Filter) 内插滤波器 IIR(Infinite Inpulse Response) 无限冲激响应 liT(Impulse-lnvariant Transformation)单位冲激不变变换 ISP(In·System Programmable) 在系统可编程 JTAG(Joint Test Action Group) 联合测试行动小组 LC(Limit Cycle)极限环LPF(Low Pass Filter)低通滤

15、波器 MSPS(MegaMitlion Samples Per Second) 每秒百万次采样 PCB(Printed Circuit Board)印制电路板 PLL(Phase·Locked Loop) 锁相环 PSD(Power Spectrum Density)功率谱密度缩略字表RAM fRandomAccess Memory) 随机访问存储器 RNS(Residue Number Systeml 余数系统SNR fSN，SignaltoNoise Ratio)信噪比 SoC(SystemonChipl 片上系统 SOPC(System on Programmable Chip

16、) 可编程单芯片系统 SRAM(Static RAM) 静态随机存储器 TAP(TestAccess Port) 测试访问端口Verilog HDL rVerilog Hardware Description Language)Verilog硬件描述语言X独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。签名里渔 日

17、期二加7年月f日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)始盟翩躲每玄亟日期：夕巾月I J El第一章绪论第一章绪论11数字滤波器的优势与发展111数字滤波器的优势数字滤波器(Digital Filter，DF)是用于提取有用信号或者改变信号某种特性的 数字信号处理单元，也是现代信号处理系统的重要组成部分

18、之一。因具有模拟滤 波器所无法代替的新特性，数字滤波器在数字通信、语音与图像处理、自动控制 等领域都有着广泛应用【11。与模拟滤波器相比，数字滤波器没有漂移，能够处理低 频信号，其频响特性可做到非常接近于理想滤波器的特性，且精度可达到很高的 水平，容易集成等，这些优势使得数字滤波器的应用更加广泛。同时。DsP(Di画词 Signal Processor)的出现和FPGA(Field Programmable Gate J岫ra)的迅速发展也促进 了数字滤波器的发展，并为数字滤波器的实现提供了更多的硬件实现平台。如今，我们正处于全面数字化的时代，数字信号处理技术受到人们的广泛关 注，其理论及算法

19、随着计算机技术及微电子技术的发展得到了飞速的发展，在许 多领域都己得到广泛应用。以与我们关系密切的移动通信来说，模拟通信早已退 出通信市场。而完全由数字通信所取代；又如电视技术也正呈现出数字电视取代 模拟电视的趋势。数字滤波器是数字信号处理中最重要的组成部分，几乎出现在 所有的数字信号处理系统中，随着集成电路技术和DSP技术的发展，数字滤波器的 应用也必将更加广泛。相比于模拟滤波器，数字滤波器具有以下显著优点【1】口】：(1)精度高； (2)灵活性大； (3)可靠性高； (4)易于大规模集成； (5)并行处理。11 2数字滤波器的发展方向数字滤波器已发展成为数字信号处理的重要分支，对它的研究也

20、日趋深入。电子科技大学硕十学位论文尽管早期的数字滤波器基本是为了代替模拟滤波器而设计，也总能找到其模拟滤 波器原型，但随着数字信号处理理论与技术的发展，现代数字滤波器已不完全是 模拟滤波器的数字化模型，而是具有模拟滤波器所无法实现的新特性。因此，数 字滤波器已成为数字信号处理学科的一个重要分支，其发展是以数字信号处理理 论与技术的发展为依托的。近些年，线性滤波方法【2】【”】，如Wiener滤波、Kalman滤波和自适应滤波得到 了广泛的研究和应用，同时一些非线性滤波方法【31，如小波滤波、同态滤波、中值 滤波、形态滤波等都是现代信号处理的前沿课题，不但有重要的理论意义，也有 广阔的应用前景。

21、Wiener滤波是最早提出的一种滤波方法，当信号混有白噪声时， 可以在最小均方误差条件下得到信号的最佳估计。但是，由于求解Wiener-Hopf)亨 程的复杂性极高，使得Wiener滤波实际应用起来非常困难，不过Wiener滤波在理论 上的意义是非常重要的，利用Wiener滤波的进一步预测，可以求解信号的模型参 数，进而获得著名的Levinson算法【2】。Kalman滤波是20世纪60年代初提出的一种滤 波方法。与Wiener滤波相比，它同样可以在最小均方误差条件下给出信号的最佳 估计。所不同的是，这种滤波技术在时域中采用递推方式进行，因此速度快，便 于实时处理，从而得到了广泛应用。Kalm

22、an滤波推广到二维，可用于图像的去噪 声。当假设Wiener滤波器的单位脉冲响应为有限长时，可以采用自适应滤波的方 法得到滤波器的最佳响应。由于它避开求解Wiener-Hopf方程，为某些问题的解决 带来了极大方便pJ。小波滤波就是利用信号和噪声在各自尺度下的小波变换系数有 所不同的特点，来对它们进行分离，从而达到去噪声的目的。同态滤波主要用于 解决信号和噪声之间不是相加而是相乘关系时的滤波问题。另外，当信号和噪声 之间为卷积关系的时候，在一定条件下可以利用同态滤波把信号有效地分离出来， 由同态滤波理论引伸出的复时谱也成为现代信号处理中极为重要的概念。Wiener 滤波、Kalman滤波和自适

23、应滤波都是线性滤波，线性滤波的最大缺点就是在消除 噪声的同时，会造成信号边缘的模糊。中值滤波是20世纪70年代提出的一种非线 性滤波方法，它可以在最小绝对误差条件下，给出信号的最佳估计。这种滤波方 法的优点，就是能够保持信号的边缘不模糊。另外，它对脉冲噪声也有良好的消 除作用。形态滤波是建立在集合运算上的一种非线性滤波方法，它除了用于虑除 信号中的噪声以外，还在图像分析中发挥重要的作用【4l。综上可知，数字滤波器是今后信号处理系统的滤波器主流部件，将在更多的 数字信号处理应用领域得到广泛应用。本文将研究基于FPGA设计稳定的IIR数 字滤波器的相关理论、开发技术、设计方法及实现与测试。第一章绪

24、论12 IIR数字滤波器基本理论 由数字信号处理理论f2】【4】可知，数字滤波器的传递函数日(z)可表示为酢，=箬筹auzm，+qz。+式中z是z变换的变量，并取n(z)的分子与分母的系数全部为实数。 设滤波器的输入信号为X(z)，输出信号为r(z)，则有】，(z)=汀(z)X(z)(12)假设信号采样周期为r，对式(12)作z逆变换，可得y(七D=一ay(k-i)T)+bjx(k-j)T)，k=0，l，1一(1-3)式中，当k<0时，令x(kT)=y(kT)=O。若将采样周期丁归一化为T=1t则在t=kT 处，将x(kT)、y(kT)分别写成x(t)、y(t)，贝lJy(t)可表示为y

25、(r)=一a,y(t-i)+bjx(t-j)，t=0，l'1一(1-4)通常，时域的差分方程使用式0-4)，若明确采样周期7T时，使用式(13)。 在时域中，如果用Z-I石p)=x(t一1)，Z-Iy(t)=y(t一1)，t=l，2，定义单位延迟算子(Unit Delay Operator)z一，从式(1-4)可得y(D=H(z)x(r)(1-5)式中，日(z)的意义与式(1一1)相同。 要注意的是，式(12)的日(z)是z变换的传递函数，而式(1-5)的日(z)则是时域的单位延迟算予表达形式。由于它们是用完全相同的形式表达的，所以在不至 于混淆的情况下，在z变换域与时域都可以使用式(

26、11)。分析式(11)可知，只要分母多项式的系数qO=1，2，M)中有一个不为0， 数字滤波器的内部必然存在反馈环路，这种内部具有反馈环路的数字滤波器称为 递归滤波器(RecursiveFilter)；反之，如果分母多项式的所有系数qO=1，2，M)均 为0，则数字滤波器的内部就不存在反馈环路，相应的滤波器称为非递归滤波器 (Nonrecursive Filter)。由于非递归滤波器的内部没有反馈环，根据数字滤波器稳定 性理论【31141可知，非递归滤波器总是稳定的。3电子科技大学硕士学位论文再从滤波器的单位冲激响应来看，数字滤波器又可分为有限长单位冲激响应 的FIR(Finite Impul

27、se Response)滤波器和无限长单位冲激响应的IIR(Infinite Impulse Response)滤波器。由于IIR滤波器的传递函数存在原点以外的极点，所以 IIR滤波器的单位冲激响应是无限持续的，因而IIR滤波器与递归滤波器一致。但 是，当稳定的递归滤波器与非递归滤波器级联后，若递归滤波器的极点与非递归 滤波器的零点相互抵消，使得由两个滤波器构成的新滤波器在原点以外不存在极 点，这种级联滤波器也属于FIR滤波器。此时，因级联后的滤波器内部存在反馈 环路，这种滤波器也成为递归滤波器，比如频率采样滤波器(Frequeney Sampling Filter，FSF)51。IIR数字滤

28、波器系统传递函数的极点可以位于单位圆内的任何地方，因此可用 较低的阶数获得较高的频率选择性，所用的存储单元较少，经济且效率较高，但 是系统传递函数的极点也可能位于单位圆外，这可能引起滤波器的不稳定。同时， IIR滤波器的相位特性是非线性的，且选择性越好，相位特性的非线性越严重【51。 相反，FIR滤波器却可以得到严格的线性相位特性，但由于FIR滤波器系统传递函 数的极点固定在原点，所以只能用较高的阶数来实现其高的频率选择性，对于同 样的滤波器设计指标，FIR滤波器所要求的阶数要比IIR滤波器高5至UlO倍【6】，所以 成本较高，信号延迟也较大。但如果要求相同的线性相位特性，贝UIIR滤波器就必

29、 须加全通滤波器来进行相位校正，同样也要增加滤波器的阶数和复杂性。FIR滤波 器可以用非递归方法实现，在有限精度下不会产生振荡，同时由于量化舍入以及 系数的不确定性所引起的误差对其产生的影响要比IIR滤波器小的多，并且FIR滤波 器可以采用FFT(Fast Fourier Transform)算法，运算速度快。但FIR滤波器不像IIR滤 波器那样可借助模拟滤波器的成果，FIR滤波器没有现成计算公式，必须要用计算 机辅助设计(Computer Aided Design，CAD)软件(如MATLAB等)来计算。总的来说， FIR和IIR滤波器都有广范的应用，具体采用FIR滤波器还是IIR滤波器完全

30、取决于具 体应用场合。FIR适用于对相位要求严格的场合，而IIR滤波器则用在相位要求不是 很严格的场合。考虑到具体应用，本文以IIR数字滤波器为主要研究对象。121 IIR数字滤波器的幅频特性假设数字滤波器的采样周期为r，令z=joT，从z变换理论可知，滤波器H(z)的频率特性【4】【7】可表示为(e”)=1日o”)l么日(P。”)=1日(e”)k州”(1-6)4第一章绪论其中lH(ej9r)I表示数字滤波器的幅频特性，H(ej。r)、矿(n玎)表示相频特性， H(d4r1是数字滤波器的频率传递函数，它决定数字滤波器的幅频特性与相频特 性。考虑采样周期归一化(即T=1)的情况，H(eJar)o

31、-ff$表示为H(e”)=lH(e”)lLn(e”)=lH(e归)lP州哪 (1·7)由于P”是周期为2万的周期函数，在00927r或M万的范围内求日(P”)， 即可确定数字滤波器的频率特性。再考虑到式(11)，则有l(P归)|-ln(e一问)|，所 以设计数字滤波器时，一般只需考虑0国万的部分即可。数字滤波器按其幅频特性分类【4】，与模拟滤波器完全相同，可以分为低通滤波器(Low Pass Filter，LPF)、高通滤波器(High Pass FiRer，踟、带通滤波器(BandPass Filter，BPF)、带阻滤波器(Band Stop Filter，BSF)和全通滤波器(

32、All Pass Filter， APE)。这五种数字滤波器的理想幅频特性如图11所示。需要说明的是，全通滤 波器的幅频特性在全频带内具有固定增益，常用于改善其它滤波器的相频特性。盘矗蕴矗矗Oq脚0嘞0皑q国0啦吼0咀嘞脚(a)低通滤波器 (b)高通滤波器 (c)带通滤波器(d)带阻滤波器(e)全通滤波器 图11数字滤波器的理想幅频特性实际上，要设计幅频特性11-I(d。)l与图11所示的理想性能完全一致的数字滤波器是不可能的，现实的滤波器只能设法逼近理想幅频特性。 由数字滤波器理论可知，一般情况下要减小(增大)通带与阻带的纹波，会造成过渡带的截止特性变差(好)。根据滤波器的使用目的，其考虑重

33、点是不同的，在数 字滤波器的阶次确定后，合理的折中方案是必要的。当数字滤波器的幅频特性要 求很高时，除了采用更高阶的FIR滤波器，还必须考虑采用IIR滤波器。122 IIR数字滤波器的相频特性设计IIR数字滤波器时，不仅要考虑其幅频特性，相频特性通常也是需要重 点考虑的对象。特别是在线性相位滤波器中，相位的延迟不会造成波形失真，所 以在波形要求很高时，滤波器具有线性相位特性是非常重要的【町。还有一个与相位特性密切相关的概念就是群时型4】【51，它表征不同频率的信号经过滤波器之后电子科技大学硕士学位论文的相位延迟时间。线性相位滤波器的群时延为常数且随着阶数的升高而增大。 由于IIR滤波器的单位冲

34、激响应是无限持续的，所以不满足线性相位的条件。因此，严格地讲，只有FIR滤波器可以实现完全的线性相位，但通过相位补偿等方法也可以设计出非常接近线性相位的IIR数字滤波裂51。13 IlR数字滤波器的实现结构研究IIR数字滤波器不仅仅在于理论研究，更重要的是寻求适合特定应用的实 现结构。从理论上讲，IIR数字滤波器要达到同样的性能指标，其实现结构往往是 多种多样的，具体采用何种实现结构完全取决于具体应用的条件。下面介绍几种IIR数字滤波器的基本实现结构【51191。fIR数字滤波器的系统传递函数可表示为酢)=鬻筹(1s)根据滤波器传递函数tO(z)的不同表达形式，可以得出不同的实现结构。131直

35、接型结构由式(18)，可以得到两种IIR滤波器的直接型实现结构，如图1-2所示。其 中，z。表示使信号延迟一个采样周期的单位延迟元件，礤)是滤波器的输入，y) 是滤波器的输出。划廿(a)直接I型 (b)直接II型图1-2 IIR滤波器的直接型实现结构图1-2(a)称为直接I型(Direct Form I，DF-1)，图1-2(b)称为直接II型(DirectForm II，DF-2)。直接II型较之直接I型所用的单位延迟元件少一倍，对使用更6第一章绪论为有利。另外，图12(b)是M=N的情况，当M<N时，将会有部分系数为0， 当M>N时，就表示使用M个单位延迟元件。在直接型实现结构

36、中，因滤波器阶数的增高会造成系数的更大分散，因而图1-2所示的IIR实现结构通常并不会直接使用。不过，当滤波器可以分解成几个低 阶(比如二阶)基本节时，各基本节的低阶滤波器常可使用这类直接型结构。132级联型结构对IIR数字滤波器的传递函数H(z)的分母多项式及分子多项式进行因式分 解，可分解为一次与二次多项式的乘积。对于式(18)，假设60=k0，则H(z)可 表示为兀(1+4z1)l-I(1+氏z。+屈，严)H(z)=K岩等一(1·9)兀(I+一z。)兀(1+啦Jz。+哆，严)式中，M=M。+M2，N=l+2，全部系数均为实数。又当=O，6l0时，除 了z-1项外，分子多项式仅为

37、N一1次，同样也可以分解为一次和二次多项式的乘 积。其它情况下，分解方法也完全相同。当利用硬件实现数字滤波器时，应尽可能共用存储器及单位延迟元件等，以利于减少所需元件数量，这对简化结构是很重要的【ml。设K0，则酢M等等(1-·可将(z)分解为tO(z)=K兀(z)(1·11)(1-12)z(z)一1l+qA。fzZ-一lI+f12，,zZ-一2：·，扣l，2，工式中，L=f(十2)2，(+1)2表示不超过(+1)2的最大整数。另外，尽 管式(19)与(112)使用了同一个符号，但它们未必是一致的，因为式(112)中2。的 系数可以置零，因而奇数阶滤波器也可实现。

38、式(11 1)的H(z)可表示为图1-3(a) 所示的级联型结构。图l-3(b)中的E(z)采用了直接II型结构，因二阶滤波器的直7电子科技大学硕士学位论文接型结构很容易构成。用式(111)的形式对日(z)进行分解时，极点与零点的组合 以及E(z)的连接顺序等具有相当大的自由度。由于数字滤波器中不一定能忽略 有限字长运算所造成的舍入误差，所以，实际上这些组合方式、比例变换以及 E(z)的连接顺序等都会产生很大的问题。与直接型结构相比，那些系数敏感度 (Coefficient Sensitivity)低的滤波器(参见143系数量化)，也就是不易受系数误差 影响的滤波器更适合于采用级联型实现结构【

39、51。(a)(z)的结构(b)E(z)的结构图l一3IIR滤波器的级联型实现结构133并联型结构再将式(18)的H(z)进行因式分解，并写成如下形式酢，=篓南嘻器+善叮mm式中，M=M+2如，当M>N时，式(i-13)的最后一项为0，并设式(卜8)的H(z) 的极点不重复。基于级联型结构同样的道理，当H(z)由式(110)给出，且H(z)的 极点不重复时，则图1-4 11R滤波器的并联型实现结构8第一章绪论H(z)=等Z(z)(1-14)厶ill式中，L=(+1)21，只(z)为式(112)形式的滤波器。式(1-14)的H(z)可采用图1-4所示的并联型结构(Parallel Form

40、Structure，PFS)来表示。 与级联型结构不同，并联型结构滤波器的极点与零点的组合及比例等不会有分配问题，而且由于它可以实现系数敏感度低的滤波器，因此当滤波器的极点不 重复时，并联结构可以作为最有利的实现结构形式广泛使用。IIR数字滤波器的实现结构除了以上介绍的三种基本实现结构以外，还有格 型实现结构【5】【博l、脉动阵实现结构11121等，可参阅相关文献，这里不再细述。14数字滤波器的有限字长效应理论在数字滤波器的硬件(如FPGA器件)或软件(如DSP软件)实现中，数据最终存储 在有限位长的寄存器中，因此，信号和系数的数值在存储前必须采取四舍五入或 者截尾等方法进行量化，这将对数字滤

41、波器的性能指标及稳定性产生影响。一般数字滤波器的量化引起以下三种类型的误差嘲：1输入量化误差；2系数量化误差；3乘积量化误差。 下面首先介绍一下数字的表示，再对量化误差进行分析。141数字表示在数字滤波器的具体实现中，数字必须以某种表示形式参与运算。特别是在 设计的早期，设计人员必须考虑并确定是定点数还是浮点数更适合于问题的解决。 一般来说，定点数的实现具有更高的速度和更低的成本，而浮点数则具有更高的 动态范围和精度且无需换算，这对于较为复杂的DSP算法更具有吸引力【131【141。结合本次设计，下面仅介绍定点数的表示。所谓定点数是指小数点位置相对 固定的数字。整数也是定点数的一种，只是小数点

42、后的小数部分为0。下面，简 要介绍几种定点数的表示法【131。1无符号整数 设Z是一个位的无符号二进制数，则其可表示的数值范围是【O，2“一l】，表9电子科技大学硕士学位论文达式如下：一lx=2”(115)n=0其中矗就是x的第疗位二进制数字，即瓦为0或1。数字称为最低有效位(Least Significant Bit，LSB)，具有相当于个位的权重。数字h_l称为最高有效位(Most Significant Bit，MSB)，具有相当于2“的权重。2有符号数值 在有符号数字表示法中，数字和符号是单独表示的。一般来说，第一位代表符号位，余下的Iv一1位代表数字，表达式如下：X0X=(116)X

43、<O这表达式的数值范围是(之“1，2“】，有符号数字表示法的优点是简化了溢出的 禁止，但其缺点是加法不得不根据哪个操作数更大来分开运算。3二进制反码(也称1的补码，Ones Complement，lC)在二进制反码中，正整数和负整数除了符号位之外具有相同的表示方法，也 就是说，事实上0需要额外的表达式。二进制反码中有符号数的标准表达式如下：一lx2”X>0J= 一(1一17)-l2”-1-xn2“X<o月10可见，位二进制反码数字表示法可以表示的整数范围是【一2“1一l，2“11】。4二进制补码(Twos Complement，2c)有符号整数的位二进制补码表达式如下：x2”

44、zo彳=(118)一I2“-E艺24 X<on=O其表示的数值范围为【一2N-J，2“1一l】。二进制补码表示法是目前DSP领域内最为 流行的有符号数表示法，主要因为它使得累加多个有符号数值成为可能，而且最lO第一章绪论终结果是在位范围内，通常可以忽略任何算术上的溢出。以上介绍的定点数表示法都是传统定点数表示法，也有常用的非传统定点数 表示法，如有符号数字量(Si盟ed Digit Number，SD码)【13】及正则有符号数字量 (Canonic Signed Digit，CSD码)【1311151等。142输入量化输入量化主要针对模拟信号输入的情况，如果输入信号本身就是数字信号， 当

45、然就不存在输入的量化问题。对于数字滤波器本身而言，输入信号必须是数字 信号，因此如果需要处理的信号是模拟信号，那么该模拟信号就需要先输入到 ADC进行模拟量到数字量的转换，其中量化过程也就在ADC中完成。为了研究 使用数字滤波器时产生的各种量化的影响，就必须讨论有关输入量化的问题。设ADC的输入信号为s(，)，输出信号为x(t)，ADC中量化的步长为d。令&-d2<s(t)s黾+d2时，x(t)=墨。此时ADC的转换误差为e(t)=s(t)-sk，假设s(f)的概率密度函数为p(s)，则研砌】-宝麟(卜)ds0-19) 这里足表示量化级，K应该选择足够大的数。另外，当量化步长d足

46、够小， ls(t)-s,IJ时，若p(s)可视为p(s)=p(sk)，(k=1，2，七)，则可得到e2Ee】=鲁砉盹)=鲁a-(1-20)(f)】'告p(吼)=百二暑1下面，假定量化级为M比特，即个量化级，并设预定的输入信号处在±毋之间，则d=2st2”。又当s(f)的平均值为0，方差为时，ADC的信噪比萋=关=焉窄3d12i=二一H-=-Z一埘(1-z·)IZI-(SN)(也即Signal Noise Ratio，SNR)为彰 (屯正)22、7式中名=墨，皖是设计参数，选择的A越大，可使过载噪声功率越小。过载功率为P=e(s-sD2p(，)凼+e(s+)2p(s)

47、ds(1-22)设P=lOlg(a,'彰)，当用分贝(dB)表示式(1·21)时，可得到p=(20192)M+10(193-2192)(1-23)电子科技大学硕士学位论文可见量化级数每增大1倍，信噪比SN就会改善6dB。如果增大设计参数A，为了保持信噪比不变，必须增大量化级的比特数M。 从式(123)n-J知，当旯增大l倍时，如将M增大到M+l，即可得到相同的SN。143系数量化数字滤波器的系数在很大程度上决定了滤波器的性能指标嘲。在理论上，数 字滤波器的系数可以采用无限精度表示，但是实际可实现的数字滤波器的系数只 能用有限精度来表示。当用二进制数表示时，滤波器的系数可以选择

48、很大的比特 数，使得系数的有效位数(即字长)足够大，从量化角度讲就没有问题。但由于受 到硬件条件的制约而不得不缩短字长时，就必须研究系数量化(Coefficient Quantization)对滤波器性能指标及稳定性的影响。设有限字长滤波器(Finite Wordlength Filter)的系统函数为日，(z)，理想的无限 字长滤波器(Infinite Wordlength Filter)的系统函数为E(z)时，如能近似求得误差 滤波器tSl(ErrorFilter)-,(z)=日，(z)一E0)，就可以研究系数量化的影响。如果将 H(z)与巧(z)分别表示为讹，=舞=鲁潜舭，=筹=等咎等岳

49、mz。曲mzae，并取y，(r)，儿(r)分别为y(t)=(z)x(f)(1-25a)以(f)=H(z)x(，)(125b) 则输出误差e(t)=yf(t)一只(f)可表示为e(f)=bkx(t一_i)一q"(f一露)】一【瓦石(ft)一瓦以pJi)】(1-26)设有限字长滤波器的系数误差为吼=ak一瓦，展=阢一钆，则12第一章绪论NNNe(f)=尻z(f一七)一c只(f一露)一(瓦-ctk)e(t一七)(127)k-O k=Ik；l若忽略二次微小量吼eOt)，取4(z)=吼z。(1·28a)口(z)=屈：。(1-28b)占(z)=e(t)z1(1-28c) 即可得E(：)

50、：型号譬塑x(z)(1-29)4lz)所以，误差滤波器为He(z)=业鬻盟(1-3。)当4(z)，B(z)，4(z)，旦(z)均为已知时，即可求得也(z)。现假设n,Cz)=魄(，)z。(131)I-O这里吃(f)即为见(z)的单位冲激响应。如再假设无限字长数字滤波器是稳定的，由于t寸o。时，hat)寸0，所以在t>m时，即可认为hat)=0。现在，根据评价函数【6l以=Ih,ct)I或者以=贸(r)(132)flot=O即可评价有限字长数字滤波器的精度。 与此不同的另一个评价方法，是用统计【2胴的观点来评价有限字长数字滤波器。假定4(z)和曰(z)的所有系数相互独立，并具有相同的噪声分布，设量化步长为q，则有13电子科技大学硕士学位论文吼l<-q2，I展Iq2(1-33a) 以及研卜i1 bI'q2：级2d啄=鲁(1-33b)础】弓跣所蛾=西q2(1-33曲式中预先去掉了A(z)和B(z)系数中固定为0