数电3章逻辑门电路

1、第三章第三章 逻辑门电路逻辑门电路3.2 半导体器件的开关特性半导体器件的开关特性3.5 CMOS门电路门电路3.4 TTL逻辑门逻辑门3.1 概述概述 3.3 半导体二极管门电路半导体二极管门电路通过本章学通过本章学习要求掌握反相器、与非门、或非门、习要求掌握反相器、与非门、或非门、OC门（门（OD门）、门）、三态门等几种基本门电路的应用。三态门等几种基本门电路的应用。教学基本要求教学基本要求： 重点和难点重点和难点 重点掌握集成门电路的外部特性重点掌握集成门电路的外部特性多引脚功能及其应用。多引脚功能及其应用。 从集成电路内部逐个管子分析其状态及其转换过程是本章的从集成电路内部逐个管子分析

2、其状态及其转换过程是本章的难点，但不是我们的重点。难点，但不是我们的重点。 本章对本章对TTL与非门、与非门、OC门、三态门几个电路从内部进行了门、三态门几个电路从内部进行了逻辑分析。但分析的目的是为了提高和培养同学集成电路的分析逻辑分析。但分析的目的是为了提高和培养同学集成电路的分析能力，其出发点是为了帮助同学更好地了解、掌握其外部特性。能力，其出发点是为了帮助同学更好地了解、掌握其外部特性。3.1 概述概述 门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。获得高、低电平的基本方法：利用半导体开关元件的导通、截止（

3、即开、关）两种工作状态。一、二极管的开关特性 1、二极管的结构和外特性：PN3.2 半导体器件的开关特性小功率小功率二极管二极管大功率大功率二极管二极管稳压稳压二极管二极管发光发光二极管二极管结构：PN结 + 引线 + 封装构成反向击穿反向击穿电压电压U(BR)反向特性反向特性UIPN+PN+外特性外特性：二极管开关应用电路：限幅、钳位二极管开关应用电路：限幅、钳位半导体二极管的型号国家标准对半导体器件型号的命名举例如下：导通导通截止截止K3V0VKRRDR 给二极管电路加入给二极管电路加入一个方波信号，电流的一个方波信号，电流的波形怎样呢？波形怎样呢？ts为存储时间，为存储时间，tt称为渡越

4、称为渡越时间，时间，trets十十tt称为称为反向恢反向恢复时间复时间。（存储电荷消失的过。（存储电荷消失的过程程- -电容的放电时间）电容的放电时间）+DLRivi(a)开通时间很小，可忽略不计开通时间很小，可忽略不计 反向恢复时间：反向恢复时间：t treret ts s十十t tt t产生反向恢复过程的原因：产生反向恢复过程的原因：反向恢复时间反向恢复时间t trere就是存储电荷消散所需要的时间。就是存储电荷消散所需要的时间。+区区PN耗尽层LpnL区中电子区中空穴浓度分布浓度分布PN(a)(b)x 同理，二极管从截止转为正向导通也需要时间，这段同理，二极管从截止转为正向导通也需要时间

5、，这段时间称为开通时间。开通时间比反向恢复时间要小得多，时间称为开通时间。开通时间比反向恢复时间要小得多，一般可以忽略不计。一般可以忽略不计。1 1、半导体三极管结构、半导体三极管结构管芯 + 三个引出电极 + 外壳二、三二、三极管的开关特性极管的开关特性BJT的结构简介的结构简介 半导体三极管的结构示意图如下图所示。它有两种类型半导体三极管的结构示意图如下图所示。它有两种类型:NPN型和型和PNP型。型。两种类型的三极管两种类型的三极管发射结发射结(Je) 集电结集电结(Jc) 基极基极，用B或b表示（Base） 发射极发射极，用E或e表示（Emitter）；集电极集电极，用C或c表示（Co

6、llector）。 发射区发射区集电区集电区基区基区三极管符号三极管符号箭头方向表示发射结正偏时发射极电流的方向结构特点：结构特点： 发射区的掺杂浓度最高；发射区的掺杂浓度最高； 集电区掺杂浓度低于发射区，且面积大；集电区掺杂浓度低于发射区，且面积大； 基区很薄，一般在几个微米至几十个微米，且掺杂浓度最低。基区很薄，一般在几个微米至几十个微米，且掺杂浓度最低。UcUbUe放大状态放大状态UbeUce饱和状态饱和状态UbUe截止状态截止状态2、开关特性、开关特性 NPN型三极管截止、放大、饱和3 种工作状态的特点工作状态截 止放 大饱 和条 件iB00iBIBSiBIBS偏置情况发射结反偏集电结

7、反偏uBE0，uBC0，uBC0，uBC0集电极电流iC0iCiBiCICSce间电压uCEVCCuCEVCCiCRcuCEUCES0.3V工作特点ce间等效电阻很大，相当开关断开可变很小，相当开关闭合Q2ui iB e Rb biC (mA) 直流负载线 VCC Rc 0+VCCiC uo工作原理电路输出特性曲线80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)输入特性曲线iB(A)Q1Q Rc cRbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V饱和区截

8、止区放大区三、场效应三、场效应管的开关特性管的开关特性 iD(mA) 0uDS(V)0 UT uGS(V)iD(mA)uGS=10V8V6V4V2V工作原理电路转移特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态uiUTuo00V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V0V3V3.3 半导体二极管门电路半导体二极管门电路Y=A B C&ABYC0V0V0V0V0V3V3V3V3V0V3V3V-U 12VRDADCABYDBCY=A+B+CABYC 1二极管构成的门电路的缺点 电平有偏移 带负载能力差 只用于IC内部

9、电路二极管与门和或门电路的缺点：二极管与门和或门电路的缺点：（1 1）在多个门串接使用时，会出现低电平偏离标准数值）在多个门串接使用时，会出现低电平偏离标准数值的情况。的情况。（2 2）负载能力差）负载能力差0V5V+V+VL5VDDDD3k（+5V）RCC211CCR2（+5V）0.7V1.4V3k解决办法：解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。将二极管与门（或门）电路和三极管非门电路组合起来。LAB+VDD3k（+5V）RCC21+VALT123RRbCCC（+5V）三、三、DTL电路电路ABD1D2+12V3.9KR二极管二极管与与门门1、与、与 非非 门：门：A

10、BA B(Diode Transistor Logic)-12V三极管三极管非非门门D+12V +2.5V1.5K 1K 18K P =30F2、或、或 非非 门：门：ABD1D2-12VR二极管二极管或或门门A + BD+12V +3V1.5K 1K 18K -12VP =30三极管三极管非非门门FA + B A =30 +5V Y 电路图 1 逻辑符号 A Y 1k 4.3k 四、四、三极管非门三极管非门uA0V时，三极管截止，iB0，iC0，输出电压uYVCC5VuA5V时，三极管导通。基极电流为：iBIBS，三极管工作在饱和状态。输出电压uYUCES0.3V。mA1mA3 . 47 .

11、 05Bi三极管临界饱和时的基极电流为：mA16. 01303 . 05BSIAY0110AY AA1电路图逻辑符号YYGSDB+VDD+10V RD20k当uA0V时，由于uGSuA0V，小于开启电压UT，所以MOS管截止。输出电压为uYVDD10V。当uA10V时，由于uGSuA10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为uY0V。AY 五、场效应管非门五、场效应管非门数字集成电路：数字集成电路：在一块半导体基片上制作出一在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。个完整的逻辑电路所需要的全部元件和连线。使用时

12、接：电源、输入和输出。数字集成电路使用时接：电源、输入和输出。数字集成电路具有具有而且价而且价格便宜格便宜。TTL型型电路：输入和输出端结构都采用了半导电路：输入和输出端结构都采用了半导体晶体管，称之为体晶体管，称之为: Transistor Transistor Logic。3.4 TTL与非门与非门一、一、 TTL与非门电路结构和工作原理与非门电路结构和工作原理1、结构、结构+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与与”“非非”复合管形式复合管形式与非门与非门输出级输出级输入级由多发射极晶体输入级由多发射极晶体管管T1和基极电组和基极电组R1组成，组成，它实现了输入

13、变量它实现了输入变量A、B、C的与运算的与运算中间级是放大级，由中间级是放大级，由T2、R2和和R3组成，组成，T2的集电极的集电极C2和和发射极发射极E2可以分提供两个相可以分提供两个相位相反的电压信号，位相反的电压信号，用以供用以供给输出级使用。给输出级使用。输出级：由输出级：由T3、T4、T5和和R4、R5组成组成其中其中T3、T4构成复合管，与构成复合管，与T5组成推组成推拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力T1 与与R1组成输入级：组成输入级：T1 多发射极晶体管：多发射极晶体管：实实现现输入变量输入变量A、B、C的的 “与与”运算。运算。等效电路等效电路

14、 b1=A B C c1+5VR1T1b1ABCc1AB+5Vb1R1C2 2、TTLTTL与非门工作原理与非门工作原理 输入端至少有一个接输入端至少有一个接低电平低电平0 .3V3 .6V3 .6V1V3 .6VT T1 1管管:A:A端发射结导通，端发射结导通，V Vb1b1 = V = VA A + V + Vbe1be1 = 1V = 1V，其它发射结均因反偏其它发射结均因反偏而截止而截止. .be4be3C2OHVVVV 5-0.7-0.7=3.6VV Vb1b1 =1V, =1V,所以所以T T2 2、T T5 5截止截止, V, VC2C2Vcc=5V, Vcc=5V, T T3

15、 3：微饱和状态。微饱和状态。 T T4 4：放大状态。放大状态。电路输出高电平为：电路输出高电平为：5V 输入端全为高电平输入端全为高电平3 .6V3 .6V2.1V0 .3VT T1 1:V:Vb1b1= V= Vbc1bc1+V+Vbe2be2+V+Vbe5 be5 = 0.7V= 0.7V3 = 2.1V3 = 2.1V因此输出为逻辑低电因此输出为逻辑低电平平V VOLOL = 0.3V = 0.3V3 .6V发射结反偏而集电发射结反偏而集电极正正偏偏. .处于倒置放大状态处于倒置放大状态T T2 2：饱和状态：饱和状态T T3 3：V Vc 2c 2 = V = Vc e s 2c

16、e s 2 + + V Vbe5be51V1V，使，使T T3 3导通，导通，V Ve3e3 = V = Vc2c2-V-Vbe3be3 = 1- = 1-0.70.3V0.70.3V，使，使T T4 4截止截止。T T5 5：深饱和状态，：深饱和状态，TTLTTL与非门工作原理与非门工作原理返回返回 输入端全为高电平，输入端全为高电平，输出为低电平输出为低电平 输入至少有一个为输入至少有一个为低电平时，输出为高低电平时，输出为高电平电平由由此可见电路的输此可见电路的输出和输入之间满足出和输入之间满足与非逻辑关系与非逻辑关系ABCF T T1 1：倒置放大状态倒置放大状态T T2 2：饱和状态

17、：饱和状态T T3 3：导通状态：导通状态T T4 4：截止状态：截止状态T T5 5：深饱和状态：深饱和状态T T2 2：截止状态：截止状态T T3 3：微饱和状态：微饱和状态T T4 4：放大状态：放大状态T T5 5：截止状态：截止状态TTLTTL与非门工作原理与非门工作原理 输入有输入有0：T2、T5 截止截止,T3、T4 导通；导通； U0= U0H 。 输入全输入全1： T4 截止截止,T2、T5饱和导通饱和导通; U0= U0L 。00010011101111011011011101011110ABYCY=A B CY&ABC二、二、TTL与非门的开关速度与非门的开关速度

18、1TTL与非门提高工作速度的原理与非门提高工作速度的原理（1）采用多发射极三极管加快了存储电荷的消散过程。）采用多发射极三极管加快了存储电荷的消散过程。+V0.3V3.6VV12313123R1c23BACCT2RCRTb1Te21V1.4V0.7ViB1iB1o4k1.6k1k （2 2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。+VV+VV123123D123123D（+5V）CCc4o截止T3T4导通导通R充电CLc4CC（+5V）o导通3T4T截止截止R放电CL（a）（b）2PHLPLHpdttt2 2TT

19、L与非门传输延迟时间与非门传输延迟时间tpd导通延迟时间导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。中点所经历的时间。截止延迟时间截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。中点所经历的时间。与非门的传输延迟时间与非门的传输延迟时间tpd是是tPHL和和tPLH的平均值。即的平均值。即 一般一般TTL与非门传输延迟时间与非门传输延迟时间tpd的值为几纳秒十几个纳秒。的值为几纳秒十几个纳秒。三、三、TTL“TTL“与非与非”门的外特性及主要参数门的外

20、特性及主要参数1、 电压传输特性电压传输特性TTL“TTL“与非与非”门输入电压门输入电压V VI I与输出电压与输出电压V VO O之间的关系曲线，之间的关系曲线，即即 V VO O = f= f（V VI I）截 止 区截 止 区 当当 V VI I 0 . 6 V 0 . 6 V ，V Vb1b11.3V1.3V时，时，T T2 2、T T5 5截止，截止，输出高电平输出高电平V VOH OH = 3.6V= 3.6V线性区当线性区当0.6VV0.6VVI I1.3V1.3V，0.7VV0.7VV b2 b21.4V1.4V时，时，T T2 2导导通，通，T T5 5仍截止，仍截止，V

21、VC2C2随随V Vb2b2升升高而下降，经高而下降，经T T3 3、T T4 4两级两级射随器使射随器使V VO O下降下降转折区转折区饱和区饱和区（1 1）输出高电平电压输出高电平电压V VOHOH在正逻辑体制中代表逻辑在正逻辑体制中代表逻辑“1”1”的输出电压。的输出电压。VOH的理论值为的理论值为3.63.6V，产品规定输出高电压的最小值，产品规定输出高电压的最小值VOH（min）=2.4=2.4V。（2 2）输出低电平电压输出低电平电压V VOLOL在正逻辑体制中代表逻辑在正逻辑体制中代表逻辑“0”0”的输出电压。的输出电压。VOL的理论值为的理论值为0.30.3V，产品规定输出低电

22、压的最大值，产品规定输出低电压的最大值VOL（max）=0.4=0.4V。（3 3）关门电平电压关门电平电压V VOFFOFF是指输出电压下降到是指输出电压下降到VOH（min）时对应的输入电压。时对应的输入电压。即即输入低电压的最大值。在产品手册中常称为输入低电压的最大值。在产品手册中常称为输入低电平电压输入低电平电压，用，用VIL（max）表示。产品规定表示。产品规定VIL（max）=0.8=0.8V。（4 4）开门电平电压开门电平电压V VONON是指输出电压下降到是指输出电压下降到VOL（max）时对应的输入电压。时对应的输入电压。即即输入高电压的最小值。在产品手册中常称为输入高电压的

23、最小值。在产品手册中常称为输入高电平电压输入高电平电压，用用VIH（min）表示。产品规定表示。产品规定VIH（min）=2=2V。（5 5）阈值电压阈值电压V Vthth电压传输特性的过渡区所对应的输入电压，即决定电电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。路截止和导通的分界线，也是决定输出高、低电压的分界线。 近似地：近似地：VthVOFFVON 即即ViVth，与非门关门，输出高电平；，与非门关门，输出高电平； ViVth，与非门开门，输出低电平。，与非门开门，输出低电平。 Vth又常被形象化地称为又常被形象化地称为门槛电压门槛电

24、压。Vth的值为的值为1.31.3V1.1.V。2几个重要参数几个重要参数低电平噪声容限低电平噪声容限 VNLVOFF- -VOL（max）0.80.8V-0.4-0.4V0.40.4V高电平噪声容限高电平噪声容限 VNHVOH（min）- -VON2.42.4V-2.0-2.0V0.40.4VTTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限噪声容限。3 3抗干扰能力抗干扰能力四、四、 输入特性输入

25、特性输入电流与输入电压之间的关系曲线，即输入电流与输入电压之间的关系曲线，即II = f（VI）假定输入电流假定输入电流II流流入入T1发射极时方向发射极时方向为正，反之为负为正，反之为负1. 1. 输入短路电流输入短路电流ISD（也叫输入低电平电流（也叫输入低电平电流IIL）当当VIL = 0V时由输入端流出的电流时由输入端流出的电流mA 4 . 1K 37 . 05RVVI 1be1CCIL前级驱动门导通时，前级驱动门导通时，IIL将灌将灌入前级门，称为灌电流负载入前级门，称为灌电流负载2. 2. 输入漏电流输入漏电流IIH（输入高电平电流）（输入高电平电流）指一个输入端接高电平，其余输入

26、端接低指一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。约电平，经该输入端流入的电流。约10AA左左右右IIL，五、五、 扇入系数扇入系数N Ni i和扇出系数和扇出系数N NO O1. 1. 扇入系数扇入系数N Ni i是指合格的输入端的个数是指合格的输入端的个数一般不超过一般不超过8 8个个2. 2. 扇出系数扇出系数N NO O是指在灌电流（输出低电平）状态下驱是指在灌电流（输出低电平）状态下驱动同类门的个数。动同类门的个数。ILOLmaxO/IIN其中其中I IOLmaxOLmax为最大允许灌电流，为最大允许灌电流， I II LI L是 一 个 负 载 门 灌 入 本

27、级 的 电 流是 一 个 负 载 门 灌 入 本 级 的 电 流（1.4mA1.4mA）。）。NoNo越大，说明门的负载能力越强越大，说明门的负载能力越强带负载能力带负载能力与非门输出驱动同类门的个数：与非门输出驱动同类门的个数：N 8 。与非门的扇出系数一般是与非门的扇出系数一般是10。驱动器：扇出系数可以大于驱动器：扇出系数可以大于20。 （1 1）灌电流负载）灌电流负载ILOLOLIIN3 3带负载能力带负载能力当驱动门输出低电平时，电流从负载门灌入驱动门。当驱动门输出低电平时，电流从负载门灌入驱动门。 当负载门的个数增加，灌电流增大，会使当负载门的个数增加，灌电流增大，会使T3 3脱离

28、饱和，输出低电平升高。因脱离饱和，输出低电平升高。因此，把允许灌入输出端的电流定义为此，把允许灌入输出端的电流定义为输出低电平电流输出低电平电流I IO LO L，产品规定产品规定IOL=16=16mA。由此可得出。由此可得出: :N NOLOL称为输出低电平时的扇出系数。称为输出低电平时的扇出系数。+V+V13D12312313截止3饱和CC（+5V）TTR截止4c4RCC4Kb1b14KR输出低电平IILIILIOLC3I=IHOHOHIIN （2 2）拉电流负载。）拉电流负载。 NOH称为称为输出高电平时的扇出系数输出高电平时的扇出系数。产品规定产品规定IOH=0.4=0.4mA。由此可

29、得出：。由此可得出： 当驱动门输出高电平时，当驱动门输出高电平时，电流从驱动门拉出电流从驱动门拉出, ,流至流至负载门的输入端。负载门的输入端。 拉电流增大时，拉电流增大时，RC4C4上的上的压降增大，会使输出高压降增大，会使输出高电平降低。因此，把允电平降低。因此，把允许拉出输出端的电流定许拉出输出端的电流定义为义为输出高电平电流输出高电平电流I IOHOH。一般一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，常取两者中的较小值作为门电路的扇出系数，用用NO表示。表示。+V+V1231312313DRCCR3导通b14K截止T（+5V）b1Tc4R4CC4K导通输出高电平IIHII

30、HOHE4=II74LS00 的引脚排列图VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 874LS20 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引脚排列图 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00内含4个2输入与非门，74LS20内含2个4输入与非门。六、六、TTL与非门举例与非门举例74007400七、七、TTL非门、或非门、与或非门、与门、或门及异或门非门、或非门、与或非门、与门、

31、或门及异或门 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND6 反相器 74LS04 的引脚排列图T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器电路A=0时，T2、T5截止，T3、T4导通，Y=1。A=1时，T2、T5导通，T3、T4截止，Y=0。AY TTL非门 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS0

32、2 的引脚排列图T4ABR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 或非门电路A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。BAYTTL或非门 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引脚排列图T4ABCDR1T3T2T1YR4+VCCT5R2

33、R3R5T2T1R1TTL 与或非门电路A和B都为高电平（T2导通）、或C和D都为高电平（T2导通）时，T5饱和导通、T4截止，输出Y=0。A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。DCBAYTTL与或非门三态逻辑门（三态逻辑门（TSL）集电极开路集电极开路TTL“TTL“与非与非”门（门（OCOC门）门） 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑 称为称为线与线与。普通的普通的TTL门电路不能进行线与门电路不能进行线与。 为此，为此，专门生产了一种可

34、以进行线与的门电路专门生产了一种可以进行线与的门电路集电极开路门。集电极开路门。1集电极开路门（集电极开路门（ OC门）门）+VL12312313CC（+5V）ABTTRT1.6K4K1KRb1123c2Re2ALB&（1 1）实现线与。）实现线与。 电路如右图所示，逻辑关系为电路如右图所示，逻辑关系为: :OC门主要有以下几方面的应用门主要有以下几方面的应用：（2 2）实现电平转换。）实现电平转换。如图示，可使输出高电平变为如图示，可使输出高电平变为1010V。（3 3）用做驱动器。）用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。+VBA&DC&

35、amp;PRCCLLL12+10V&OV+5V&270（1）当输出高电平时，当输出高电平时， RP不能太大。不能太大。RP为最大值时要保证输出电压为为最大值时要保证输出电压为VOH（min），由，由OC门进行线与时，外接上拉电阻门进行线与时，外接上拉电阻RP的选择：的选择：得：得：+V&RCCPVOHIIHIIHIIHnm&得：得：（2）当输出低电平时，当输出低电平时，RP不能太小。不能太小。RP为最小值时要保证输出电压为为最小值时要保证输出电压为VOL（max），由由RP（min）RPRP（max）+V&RPCCOLVIILILIn&m&

36、;IOL国标符号T4AR13kT3T2T1YR4100+VCC(+5V)T5R2750R3360R53kAE&ENYED电路结构E0时，二极管D导通，T1基极和T3基极均被钳制在低电平，因而T2T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。E1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A0时Y1，为高电平；A1时Y0，为低电平。2 2、三态逻辑门（、三态逻辑门（TSLTSL）高阻状态与非功能 ZF ABF1E0E_高阻状态与非功能 ZF ABF0E1E_使使能能端端

37、的的两两种种控控制制方方式式低电平使能低电平使能高电平使能高电平使能三态门的逻辑符号三态门的逻辑符号ABF EFAB E三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线，）组成单向总线，实现信号的分时单向传送实现信号的分时单向传送. .（b）组成双向总线，）组成双向总线，实现信号的分时双向传送。实现信号的分时双向传送。三态门的应用三态门的应用EN1总线DDIO1EN/IDDOGG12EN对对TTL与非门的要求：与非门的要求：1）掌握其逻辑关系：掌握其逻辑关系：有有0则则1，全，全1则则0；2）掌握其典型参数，掌握其典型参数，会使用；会使用；TT

38、L或非门的多余输出端应接地或接低电平或与其中的一个输入端并接在一起TTL与非门的多余输出端悬空或接高电平或与其中的一个输入端并接在一起，CMOS与非门的多余输出端接高电平或与其中的一个输入端并接在一起，但注意不能悬空。CMOS或非门的多余输出端应接地或接低电平或与其中的一个输入端并接在一起1 1、CMOS非门非门uA+VDD+10VTPTN+VDD+10V+VDD+10VSSRONPRONN10V0V(a) 电路(b) TN截止、TP导通(c) TN导通、TP截止uYuYuY（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V

39、。AY 2 2、CMOS与非门、或非门、与门、或门、与或非门和异或门与非门、或非门、与门、或门、与或非门和异或门CMOS与非门BY+VDDATP1TN1TN2TP2BAYA、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。BY+VDDATN1TP2TN2TP1CMOS或非门BAY只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1

40、和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。与门ABAB&1Y=AB=ABAB&YABA+B11或门AB1YY=A+B=A+B&1&1 & 1ABCDABCDABCDYYY(a) 由与非门和反相器构成(b) 由与门和或非门构成(c) 逻辑符号CMOS与或非门DCBADCBAYDCBAY&ABY&CMOS异或门BABABABABABAY3 3、CMOS OD门、门、TSL门及传输门门及传输门&1YAB+VDDRD外接AB&Y(a) 电路(b) 符号ABYCMOS OD门CMOS TSL门11ENAETP

41、2TP1 YTN1TN2AEY+VDD(a) 电路(b) 符号E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。C+VDDTGuiuiuouoTPTNCCC(a) 电路(b) 符号CMOS 传输门C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。1C0CCC4 4、CMOS数字电路的特点及使用时的注意事项数字电路的特点及使用时的注意事项（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时