VHDL设计应用实例_第1页
VHDL设计应用实例_第2页
VHDL设计应用实例_第3页
VHDL设计应用实例_第4页
VHDL设计应用实例_第5页
已阅读5页，还剩35页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、1第六章 VHDL设计应用实例6.1 8位加法器的设计1、设计思路 多位加法器的构成方式：并行进位 串行进位 并行进位：速度快、占用资源多 串行进位：速度慢、占用资源少2速度与资源的折中选择：并行加法器与串行级联32、4位并行加法器43、8位二进制加法器56仿真结果：76.2 8位乘法器的设计81、选通与门模块andarith92、16位锁存器reg16b103、8位右移寄存器sreg8b114、乘法运算控制器arictl1213145、8位加法器adder8b 8位加法器及4位加法程序见6.1节。或：156、8位乘法器multi8x8161718仿真结果：19 8位加法器构成8位乘法器与8位

2、全并行乘法器性能比较（器件为EPM7256SRC208-7）：8位加法器构成8位乘法器 8位全并行 乘法器逻辑单元（LC）45/256(17%)247/256（96%）共享扩展项11/256(4%)122/256（47%）最高速度35.6MHz128.2MHz206.3 序列检测器的设计212223比较例3.9.22 及以下简洁描述24256.4 正负脉宽数控调制信号发生器的设计268位自加载加法计数器LCNT8：272829顶层文件：3031仿真结果：326.5 8位数字频率计的设计33频率测量的基本原理： 计算每秒内待测信号的脉冲个数。TESTCTL工作时序：clk为基准时钟（1Hz）34十进制计数器CNT10：35363732位锁存器REG32B：38测频控制器TESTCTL：3940

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论