2.1微机接口存储器ppt课件

1、第第7 7章章 半导体存储器及其接口半导体存储器及其接口教学重点 SRAM、ROM与CPU的连接除采用磁、光原理的辅存外，其它存储除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器器主要都是采用半导体存储器本章介绍采用半导体存储器及其组成主本章介绍采用半导体存储器及其组成主存的方法存的方法 半导体存储器概述n存储系统的层次结构存储系统的层次结构n1、存储系统的层次结构、存储系统的层次结构n是指把各种不同存储容量、是指把各种不同存储容量、存取速度和价格的存储器存取速度和价格的存储器按层次结构组成多层存储按层次结构组成多层存储器，并通过管理软件和辅器，并通过管理软件和辅助硬件有机组合成统

2、一的助硬件有机组合成统一的整体，使所存放的程序和整体，使所存放的程序和数据按层次分布在各种存数据按层次分布在各种存储器中储器中n2、常用的存储系统的层次、常用的存储系统的层次结构结构n主 要 由 高 速 缓 冲 存 储 器主 要 由 高 速 缓 冲 存 储 器Cache、主存储器和辅助、主存储器和辅助存储器组成，如下图存储器组成，如下图CPUCACHE主存内存）主存内存）辅存外存）辅存外存）n存储器的分类存储器的分类n1、按存储介质分类、按存储介质分类n 半导体存储器、磁表面存储器、光表面存储器半导体存储器、磁表面存储器、光表面存储器n2、按存储器的读写功能分类、按存储器的读写功能分类n 随机

3、存取存储器随机存取存储器RAM：可读可写、断电丢失：可读可写、断电丢失n 只读存储器只读存储器ROM：正常只读、断电不丢失：正常只读、断电不丢失n3、按用途分类、按用途分类n 内存储器、外存储器内存储器、外存储器n4、按在微机系统中的作用分类、按在微机系统中的作用分类n 主存储器、辅助存储器、高速缓冲存储器主存储器、辅助存储器、高速缓冲存储器n5、按制造工艺、按制造工艺n 双极型：速度快、集成度低、功耗大双极型：速度快、集成度低、功耗大n MOS型：速度慢、集成度高、功耗低型：速度慢、集成度高、功耗低半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存

4、取存储器（RAM）静态静态RAMSRAM）动态动态RAMDRAM） 非易失非易失RAMNVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROMPROM） 紫外线擦除可编程紫外线擦除可编程ROMEPROM）电擦除可编程电擦除可编程ROMEEPROM）只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改nEPROM：用紫外光擦除，擦除后可编程；：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程并允许用户多次擦除和编程nEEPROME2PROM）：采用加电方法在）：采用加电方法在线进行擦除和

5、编程，也可多次擦写线进行擦除和编程，也可多次擦写nFlash Memory闪存）：能够快速擦写的闪存）：能够快速擦写的EEPROM，但只能按块，但只能按块Block擦除擦除随机读写存储器RAM分类组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统存储器的基本性能指标n 1、存储容量、存储容量 与地址线位数有关与地址线位数有关n （1存储容量存储容量=存储器单元数存储器单元数每单元二进制位每单元二进制位数数n （2换算关系：换算关系： 与数据线位数有关与数据线位数有关n 1KB=1024Bn 1MB=1

6、024KBn 1GB=1024MBn2、存取速度、存取速度n （1存取时间存取时间 （2存取周期存取周期n 3、可靠性，功耗，价格等、可靠性，功耗，价格等选 择 线VccT1T2T3T4T5T6ABI/OI/O 六 管 静 态 R A M 存 储 电 路 随机读写存储器：随机读写存储器：静态静态RAMSRAM基本存储电路基本存储电路n动态RAMDRAM）n动态RAM的刷新 为保持电容中的电荷不丢失，必须对动态RAM不断进行读出和再写入n 刷新放大器数据输入/输入线C行选择信号列选择信号T 单管动态存储电路 动态RAM举例 128128 存储矩阵128读出放大器1/2 (1/128列译码器) 1

7、28128 存储矩阵1/128行译码器1/128行译码器 128128 存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128128存储结构128读出放大器1/4I/O门行时钟缓冲器列时钟缓冲器数据输入缓冲区DINDOUTVDDVSS输出缓冲器写允许时 钟缓冲器8位地址锁存器WECASRASA0A4A5A6A7A3A2A1只读存储器只读存储器ROMn只读存储器ROM是一种工作时只能读出，不能写入信息的存储器。在使用ROM时，其内部信息是不能被改变的，故一般只能存放固定程序，如监控程序、BIOS程序等。只要一接通电源，这些程序就能自动地运行掩膜只读存储器掩膜只读存储器地址译码

8、器A1A0VCC单元0单元3单元2单元1D3D0D1D2 掩膜ROM 示意图 可编程只读存储器可编程只读存储器PROM 字 选 线VCC熔 丝位 线 熔 丝 式PROM存 储 电 路 光可擦除可编程只读存储器光可擦除可编程只读存储器EPROM 行线位线位线输出VCCDS浮栅管P+ + +P+N衬底(a)(b)SSiO2浮栅 电可擦除可编程只读存储器电可擦除可编程只读存储器E2PROM 一种可以用电擦除和编程的只读存储器一种可以用电擦除和编程的只读存储器闪存闪存Flash Memory存储器与微处理器的连接n存储器的工作时序存储器的工作时序存储器读周期数据数据地址地址TCXTODTTOHATRC

9、TATCODOUTWECSnTA读取时间读取时间n从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间n给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上nTRC读取周期读取周期n两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔n有效地址维持的时间有效地址维持的时间存储器写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSnTW写入时间写入时间n从写入命令发出到数据进入存储单元的时间从写入命令发出到数据进入存储单元的时间n写信号有效时间写信号有效时间nTWC写入周期写入周期n两次写入存储器所允许的最小时间间隔两次

10、写入存储器所允许的最小时间间隔n有效地址维持的时间有效地址维持的时间8086存储器结构n分为偶地址存储体和奇地址存储器分为偶地址存储体和奇地址存储器n偶地址存储体与偶地址存储体与D7D0连接，连接，A0=0n奇地址存储体与奇地址存储体与D15D8连接连接,BHE*=0n如果低字节在偶地址存储体，高字节在奇地如果低字节在偶地址存储体，高字节在奇地址存储体时，一个总线周期即可完成址存储体时，一个总线周期即可完成16位数位数据传送。据传送。 补充：半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体存

11、储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特定的根据输入的地址编码来选中芯片内某个特定的存储单元存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作 存储体n每个存储单元具有一个唯一的地址，每个存储单元具有一个唯一的地址，可存储可存储1位位片结构或多位字片位位片结构或多位字片结构二进制数据结构二进制数据n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：n芯片的存储容量芯片的存储容量2MNn存储单元数存储单元数存储单元的位数存储单元的位数n M：芯片的

12、地址线根数：芯片的地址线根数n N：芯片的数据线根数：芯片的数据线根数 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构 片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OE*n控制读操作。有效时，芯片内数据输控制读操作。有效时，芯片内数据输出出n该控制端对应系统的读控制

13、线该控制端对应系统的读控制线n写写WE*n控制写操作。有效时，数据进入芯片控制写操作。有效时，数据进入芯片中中n该控制端对应系统的写控制线该控制端对应系统的写控制线 典型芯片举例：随机存取存储器静态静态RAMSRAM 2114SRAM 6116动态动态RAMDRAM 4116DRAM 2164 静态RAMnSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM一般采用一般采用“字结构存储矩阵：字结构存储矩阵：n每个存储单元存放多位每个存储单元存

14、放多位4、8、16等）等）n每个存储单元具有一个地址每个存储单元具有一个地址SRAM芯片2114n存储容量为存储容量为10244n18个引脚：个引脚：n10根地址线根地址线A9A0n4根数据线根数据线I/O4I/O1n片选片选CS*n读写读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND Intel2114静态存储器芯片的内部结构框图 n 存储矩阵：存储矩阵：Intel2114内部共有内部共有4096个存储电个存储电路，排成路，排成6464的短阵形式；的短阵形式；n 地址译码器：输入为

15、地址译码器：输入为10根线，采用两级译码方式，根线，采用两级译码方式，其中其中6根用于行译码，根用于行译码，4根用于列译码；根用于列译码；n I/O控制电路：分为输入数据控制电路和列控制电路：分为输入数据控制电路和列IO电路，用于对信息的输入输出进行缓冲和控制；电路，用于对信息的输入输出进行缓冲和控制；n 片选及读写控制电路：用于实现对芯片的选择片选及读写控制电路：用于实现对芯片的选择及读写控制。及读写控制。各引脚的功能如下：各引脚的功能如下： A0-A9：10根地址信号输入引脚。根地址信号输入引脚。 WE*： 读写控制信号输入引脚，当为低电平时，读写控制信号输入引脚，当为低电平时，使输入三态

16、门导通，信息由数据总线通过输入数据使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。存储单元读出信息送到数据总线。 I/O1I/O4 ：4根数据输入输出信号引脚根数据输入输出信号引脚. CS*： 低电平有效，通常接地址译码器的输出端。低电平有效，通常接地址译码器的输出端。 +5V： 电源。电源。 GND：地。：地。SRAM 2114的读周期数据数据地址地址TCXTODTTOHATRCTATCODOUTWECSnTA读取时间读取时间n从读取命令发出到数据稳定出现的时间从读取命令发出到数

17、据稳定出现的时间n给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上nTRC读取周期读取周期n两次读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔n有效地址维持的时间有效地址维持的时间SRAM 2114的写周期TWCTWRTAW数据数据地址地址TDTWTWDOUT DINTDWTDHWECSnTW写入时间写入时间n从写入命令发出到数据进入存储单元的时间从写入命令发出到数据进入存储单元的时间n写信号有效时间写信号有效时间nTWC写入周期写入周期n两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔n有效地址维持的时间有效地址维持的时间n6116 (2K

18、8 = 16KBIT)/CE /WE /OE 方方式式 功功 能能 0 0 1 写 D0D7 上数据写入 A0A10对应单元 0 1 0 读 A0A10 对应单元内容输出到 D0D7 上 1 非选 D0D7 呈高阻态 SRAM 6116 动态RAMnDRAM的基本存储单元是单个场效应管的基本存储单元是单个场效应管及其极间电容及其极间电容n必须配备必须配备“读出再生放大电路进行刷新读出再生放大电路进行刷新n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列

19、存储矩阵nDRAM一般采用一般采用“位结构存储体：位结构存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个字节存储单元具有一个地址每个字节存储单元具有一个地址动态RAM举例 128128 存储矩阵128读出放大器1/2 (1/128列译码器) 128128 存储矩阵1/128行译码器1/128行译码器 128128 存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128128存储结构128读出放大器1/4I/O门行时钟缓冲器列时钟缓冲器数据输入缓冲区DINDOUTVDDVSS输出缓冲器写允许时 钟缓冲器8

20、位地址锁存器WECASRASA0A4A5A6A7A3A2A1存储地址需要分两批传送存储地址需要分两批传送行地址选通信号行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地有效，传送列地址，址，CAS*相当于片选信号相当于片选信号读写信号读写信号WE*读有效高电平）读有效高电平）数据从数据从DOUT引脚输出引脚输出DRAM芯片4116与书2118同）n存储容量为存储容量为16K1n16个引脚：个引脚：n7根地址线根地址线A6A0n1根数据输入线根数据输入线DINn1 根 数 据 输 出 线根 数 据 输 出 线DOUTn行地

21、址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM 4116的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRASDRAM 4116的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送行地址选通信号

22、行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地有效，传送列地址址读写信号读写信号WE*写有效低电平）写有效低电平）数据从数据从DIN引脚进入存储单元引脚进入存储单元DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效方法刷新仅行地址有效方法刷新行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新没有数据输入输出没有

23、数据输入输出存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新必须每隔固定时间就刷新DRAM芯片2164同书4164）n存储容量为存储容量为64K1n16个引脚：个引脚：n8根地址线根地址线A7A0n1根数据输入线根数据输入线DINn1 根 数 据 输 出 线根 数 据 输 出 线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109 只读存储器n在微机系统的在线运行过程中，只能对其进n

24、行读操作，而不能进行写操作的一类存储器 9.3 只读存储器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一般使用专门的编程器烧写器一般使用专门的编程器烧写器进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息0 EPROM芯片2732/CE/OE- -V VP

25、 PP PD0D7方方式式00输出读1高阻维持0VPP输入编程00输出编程校验1VPP高阻编程禁止EPROM芯片2716n存储容量为存储容量为2K8n24个引脚：个引脚：n11根地址线根地址线A10A0n8根数据线根数据线DO7DO0n片选片选/编程编程CE*/PGMn读写读写OE*n编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764n存储容量为存储容量为8K8n28个引脚：个引脚：n13根地

26、址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A

27、12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图 EEPROMn用加电方法，进行在线无需拔下，用加电方法，进行在线无需拔下，直接

28、在电路中擦写擦除和编程一直接在电路中擦写擦除和编程一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行EEPROM：只有一位数据线：只有一位数据线EEPROM芯片2817An存储容量为存储容量为2K8n28个引脚：个引脚：n11根地址线根地址线A10A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*n状态输出状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5

29、I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864An存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615 半导体存储器与CPU的连接n这是本章的重点内容这是

30、本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口 存储芯片与CPU的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线存储器容量的形成与寻址存储器容量的形成与寻址 （1用用2114组成组成1K8位位RAM 数据总线来自译码A9 A0地址总线CS21141K4 I/OCS21141K4 I/OD0D7 用 2114 组成 1K8 位 RAM （2用2114组成2K8位RAM CS21141K4 I/OCS21141K4 I/OD0D7CS211

31、41K4 I/OCS21141K4 I/O数据总线1（组1）（组2）A10A9 A0地址总线A10n微处理器与存储器的连接微处理器与存储器的连接 n （1CPU总线的带负载能力总线的带负载能力n （2存储器与存储器与CPU之间的速度匹配之间的速度匹配 n （3数据线、地址分配和译码数据线、地址分配和译码 1. 存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相位数据总线相连连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中

32、访问到8位数位数据据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充”位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线连接于系统多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”2. 存储芯片地址线的连接n芯片的地址线通常应全部与系统芯片的地址线通常应全部与系统的低位地址总线相连的低位地址总线相连n寻址时，

33、这部分地址的译码是在寻址时，这部分地址的译码是在存储芯片内完成的，我们称为存储芯片内完成的，我们称为“片内译码片内译码”片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范围16进制）A9A03. 存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量n也就是扩充了存储器地址范围也就是扩充了存储器地址范围n进展进展“地址扩充地址扩充”，需要利用存储芯片的，需要利用存储芯片的片选端对多个存储芯片组进行寻址片选端对多个存储芯片组进行寻址n这个寻址方法，主要通过将存储芯片的片

34、这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现选端与系统的高位地址线相关联来实现n这种扩充简称为这种扩充简称为“地址扩充或地址扩充或“字扩充字扩充”地址扩充字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0 D7D0CE（1）A9A0 D7D0CE译码器00000000010000000000片选端常有效A19A15A14A0 全全0全全1D7D027256(32k*8)EPROMA14A0CEn令芯片组的片选端常有效令芯片组的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片组总处在被选中的状态芯片组总处在被选中的状态n虽简单易行

35、、但无法再进行地址扩充，会出虽简单易行、但无法再进行地址扩充，会出现现“地址重复地址重复”地址重复n一个存储单元具有多个存储地址的现象一个存储单元具有多个存储地址的现象n原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n使用地址：出现地址重复时，常选取其使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个中既好用、又不冲突的一个“可用地址可用地址”n例如：例如：00000H07FFFHn选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好 译码和译码器n译码：将某个特定的译码：将某个特定的“编码输入翻译编码输入翻译为唯一为唯一“有效输出的过

36、程有效输出的过程n译码电路可以使用门电路组合逻辑译码电路可以使用门电路组合逻辑n译码电路更多的是采用集成译码器译码电路更多的是采用集成译码器n常用的常用的2:4译码器：译码器：74LS139n常用的常用的3:8译码器：译码器：74LS138n常用的常用的4:16译码器：译码器：74LS154 线选译码n只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片组）码，且每根负责选中一个芯片组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个

37、存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例A14A12A0A13(1)2764(2)2764 CECE切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用A19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH部分译码n只有部分高位地址线参与对存只有部分高位地址线参与对存储芯片的译码储芯片的译码n每个存储单元将对应多个地址地每个存储单元将对应多个地址地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码

38、电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 全译码n所有的系统地址线均参与对存储单元的所有的系统地址线均参与对存储单元的译码寻址译码寻址n包括低

39、位地址线对芯片内各存储单元的包括低位地址线对芯片内各存储单元的译码寻址片内译码），高位地址线对译码寻址片内译码），高位地址线对存储芯片的译码寻址片选译码）存储芯片的译码寻址片选译码）n采用全译码，每个存储单元的地址都是采用全译码，每个存储单元的地址都是唯一的，不存在地址重复唯一的，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A1

40、6A15A14 A13片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线n在系统中，主要与地址发生联系：包括地在系统中，主要与地址发生联系：包括地址空间的选择接系统的址空间的选择接系统的IO/M*信号和信号和高位地址的译码选择与系统的高位地址高位地址的译码选择与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用4. 存储芯片的读写控制n芯片芯片OE*与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读

41、命令有效时，当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总存储芯片将开放并驱动数据到总线线n芯片芯片WE*与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，当芯片被选中、且写命令有效时，允许总线数据写入存储芯片允许总线数据写入存储芯片 存储芯片与CPU的配合n存储芯片与存储芯片与CPU总线的连接，还有两总线的连接，还有两个很重要的问题：个很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能否带动总线上包括存储器在内能否带动总线上包括存储器在内的连接器件的连接器件n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合

42、能否与存储器的存取速度相配合1. 总线驱动nCPU的总线驱动能力有限的总线驱动能力有限n单向传送的地址和控制总线，可采单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等用三态锁存器和三态单向驱动器等来加以锁存和驱动来加以锁存和驱动n双向传送的数据总线，可以采用三双向传送的数据总线，可以采用三态双向驱动器来加以驱动态双向驱动器来加以驱动2. 时序配合n分析存储器的存取速度是否满足分析存储器的存取速度是否满足CPU总线时序的要求总线时序的要求n如果不能满足：如果不能满足：n考虑更换芯片考虑更换芯片n总线周期中插入等待状态总线周期中插入等待状态TW切记：时序配合是连接中的难点教学要求教学要

43、求1. 了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2. 熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3. 掌握典型芯片的引脚功能；掌握典型芯片的引脚功能；4. 理解理解SRAM读写原理、读写原理、DRAM读写和刷读写和刷新原理、新原理、EPROM和和EEPROM工作方式工作方式第第9 9章教学要求续）章教学要求续）5. 掌握存储芯片与掌握存储芯片与CPU连接的方法，连接的方法，特别是片选端的处理；特别是片选端的处理；6. 了解存储芯片与了解存储芯片与CPU连接的总线连接的总线驱动和时序配合问题。驱动和时序配合问题。习题习题实验实验 SRAMSRAM实验实验n 参考实验指导书参考实验指导书 提示提示32K8的SRAM芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWE