电子设计竞赛培训讲座2009-FPGA汇编

1、电子设计竞赛培训讲座电子设计竞赛培训讲座杭州电子科技大学电子信息学院关注关注FPGAEDA技术及其在电子竞赛中的应用Lab联系方式z黄继业zhttp:/ SystemLab可编程逻辑器件 FPGA - Field Programmable Gate Array（现场可编程门阵列）（现场可编程门阵列） CPLD - Complex Programmable Logic Device （复杂可编程逻辑器件）（复杂可编程逻辑器件）Lab主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件配置器件插座插座LabLab电子设计竞赛培训讲座电子设计竞赛培训讲座相关参考网站相关参

2、考网站Lab参考网站ztelnet:/(讨论：comp.arch.fpga)LLab电子设计竞赛培训讲座电子设计竞赛培训讲座历届全国电子设计竞赛中历届全国电子设计竞赛中FPGAFPGA应用应用Lab历届全国电子设计竞赛中FPGA应用z实用信号源的设计和制作 1995年）z简易数字频率计 （1997年）z频率特性测试仪 （1999年）z波形发生器 （2001年）z简易数字存储示波器 （2001年）z低频数字式相位测量仪 （2003年）z简易逻辑分析仪 （2003年）Lab历届全国电子设计竞赛中FPGA应用z正弦信号发生器 （2005）z简易频谱分析仪 （200

3、5）z三相正弦波变频电源 （2005年）z数字示波器数字示波器(2007年年)z光伏并网发电模拟装置光伏并网发电模拟装置 (2009年)z数字幅频均衡功率放大器数字幅频均衡功率放大器 （2009年）Labz2011年？Lab可能设计的FPGA应用技术原理zDDSz等精度测频z数字鉴相z高速A/D采集控制zPWMzVGA、LCD、CRT扫描控制z数字滤波器设计Lab可能设计的FPGA应用技术原理zSPWM（正弦脉宽调制）z三相SPWMz全数字化语音合成Lab电子设计竞赛培训讲座电子设计竞赛培训讲座DDSDDSLabDDS直接数字合成clkoutffN2FWLabFM调频问题：z在调频模式下，FW

4、该如何给z调制波的Vpp决定调频波的频偏z中心频率该如何确定Lab举例：z载波：1MHzz待调制信号：1k正弦波z频偏：10kHzzFclk=? N=?z如何确定FWN的变化范围？Lab更为复杂的全数字调幅问题z在D/A前加数字乘法器可以调幅z几个概念：z调制度z包络z有符号数相乘LabLab较为理想的调幅z应该采用模拟方法z加模拟乘法器Lab电子设计竞赛培训讲座电子设计竞赛培训讲座PWMPWM、SPWMSPWMLabPWM模块设计z模N计数器（控制PWM频率）zPWM宽度寄存器（控制占空比）z数字比较器（生成PWM波形）Lab单相SPWMz自然采样法y三角波-计数器实现y正弦波-DDS实现y

5、比较z驱动电路yH桥LabLabLab三相SPWMz自然采样法y三角波-计数器实现y三路正弦波-120相位差，DDS实现y比较LabLab Waveforms and FFT ma = 0.8, mf = 15, fm = 60Hz, fcr = 900Hz Switching frequency fsw = fcr = 900HzSPWMLab电子设计竞赛培训讲座电子设计竞赛培训讲座频率、相位测量频率、相位测量Lab等精度测频DQDFFENQinst2ENQinst3NOTinstCofscnt1cnt2fxSPWMLab电子设计竞赛培训讲座电子设计竞赛培训讲座高速数据采集、存储与回放高速数

6、据采集、存储与回放视频数据？视频数据？Lab高速A/D采集控制zTLC5510/TLC5540z闪速A/DzTLC5510 20MSPSzTLC5540 40MSPSz都是采用Pipeline技术，在采集过程中不能停止采集，在初始采集时候，前导的几个数据是错误的Lab高速存储z方法一：采用双口RAM构成循环队列z方法二：采用FIFO，提高系统效率Lab举例：z数字示波器设计中，如果设计要求是2K存储深度，可以使用2K的RAM或双口RAM构成循环队列Lab举例z摄像头数据采集，如果处理系统速度较慢，使用FIFO来协调速率Lab高速D/A输出控制zTHS5651z125MSPSz一般用于DDSLa

7、b注意事项：z注意一下输出带负载能力zD/A输出直流分量处理Lab电子设计竞赛培训讲座电子设计竞赛培训讲座显示控制显示控制LabCRT扫描控制（模拟示波器X-Y方式）z锯齿波发生z不需要高速D/ALab多踪显示z交替显示就是Y轴偏转板上以触发扫描的锯齿波为节拍，交替接通两路被测信号。1号锯齿波周期内，Y轴偏转板上为通道1的正弦波，电子束在荧光屏上扫出一个正弦波片断，2号锯齿波开始，Y轴偏转板立即接通通道2的三角波，电子束又重新在荧光屏上扫出一个三角波片断，如此往复，就在荧光屏上得到了正弦波和三角波的同时显示。在交替显示中，负责切换两个通道信号的电子开关，是以触发后的锯齿波为节拍的。LabTFT

8、 LCD（=3.5）扫描控制z同步信号产生y水平同步（行同步）y垂直同步（帧同步）z像素数据高速读取LabTFT LCD（10.5）扫描控制z同步信号产生y水平同步（行同步）y垂直同步（帧同步）z像素数据高速读取zLVDS信号发生LabVGA扫描控制z原理同LCD扫描z区别: 加RAMDACzTHS8134BLab电子设计竞赛培训讲座电子设计竞赛培训讲座数字滤波器数字滤波器Lab数字滤波器设计z使用FIR IP Corez系数配置Lab电子设计竞赛培训讲座电子设计竞赛培训讲座与与MCUMCU的接口的接口Lab电子系统FPGA模拟信号MCU微控制器数码管显示键盘信号调理模拟部分模拟输出功率输出L

9、abMCU与FPGA分工协作zMCUy低速、复杂逻辑关系的控制y系统主控zFPGAy高速y简单逻辑关系控制LabFPGA与MCU接口只收不发z一般情况下，MCU直接发数据和控制信号给FPGA，FPGA不需要反馈z并口方式：yLOADCLK:装载数据时钟(MCU发起)yDATA:8位或者16位，数据或控制字ySEL：数据或控制字选择LabFPGA与MCU接口只收不发z串口模式： （模拟SPI）ySCLK：串行时钟（MCU发起）ySDO：串行发送数据信号yLOAD：数据移位完成后装载信号yCMDSEL（可选）：数据控制字选择，在LOAD时候有效 （本信号可复合在串行数据中，信号线可选）LabFPG

10、A与MCU接口收发z串口模式：ySCLK：串行时钟（MCU发起）ySDO：串行发送数据信号yLOAD：数据移位完成后装载信号yCMDSEL（可选）：数据控制字选择，在LOAD时候有效 （本信号可复合在串行数据中，信号线可选）ySDI：串行接收信号yRDY:串行数据准备完成LabFPGA与51单片机接口外扩存储器总线Labz #include / 注意：此头文件必须包含z void main(void)z z/ 给出锁存器00H地址信号zXBYTE0 x0 = 0 x8A;z/ 给出锁存器01H地址信号zXBYTE0 x1 = 0 xAD;zz Lab双向LabFPGA与MCU接口z不建议采用双向端口z不建议模拟存储器总线Lab电子设计竞赛培训讲座电子设计竞赛培训讲座其他其他LabFPGA应用相关z高速A/D、D/A连接z与MCU接口设计z高速电路设计z多电压系统电源设计zEMC电磁兼容LabHDL使用zHDL硬件描述语言yVerilog HDLyVHDLz用HDL进行数字逻辑的描述、仿真LabFPGA集成开发环境的使用LabIP核使用zLPM（参数可定制模块）yROMyDual-Port RAMyFIFOyzMegaCore、LogiCorez处理器软核yNios IIz其他IPLab电子设计竞赛培训讲座电子设计竞赛培训讲座调试方法调试方法Lab新