时序逻辑电路分析学习教案

1、会计学1时序时序(sh x)逻辑电路分析逻辑电路分析第一页，共45页。4.2.2 时序逻辑电路时序逻辑电路(lu j din l)的分类的分类：按时序电路中触发器的动作特点来分：按时序电路中触发器的动作特点来分：同步时序电路同步时序电路异步时序电路异步时序电路按时序电路输出信号的特点来分：按时序电路输出信号的特点来分：米里型（米里型（Mealy)莫尔型莫尔型 (Moore)第1页/共45页第二页，共45页。时序电路时序电路同步：同步：存储电路里所有触发器有一个统一的时钟源存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新它们的状态在同一时刻更新。 异步：异步： 没有统一的时钟脉冲

2、或没有时钟脉冲，电路没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。的状态更新不是同时发生的。 1D Q0 FF0 FF1 Q1 Q1 Q0 & Z CP 1D CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 第2页/共45页第三页，共45页。Mealy Mealy 型和型和 MooreMoore型时序电路型时序电路 组组合合电电路路 I O 存存储储电电路路 E S i j k m 组组合合电电路路 CP 或或 CP 电路的输出是电路的输出是输入变量及触发器现态输入变量及触发器现态的函数，的函数，这类

3、时序电路亦称为这类时序电路亦称为Mealy型电路型电路 Mealy电路电路第3页/共45页第四页，共45页。 组组合合电电路路 I O 存储电路存储电路 E S i j k m CP 或 CP 组组合合电电路路 电路输出电路输出仅仅取决于各触发器的现态仅仅取决于各触发器的现态，而不受电路当时的输入，而不受电路当时的输入信号影响或没有输入变量，这类电路称为信号影响或没有输入变量，这类电路称为Moore型电路型电路 Moore型电路型电路 第4页/共45页第五页，共45页。4.2.3 时序逻辑电路的描述时序逻辑电路的描述(mio sh)方法方法：输出(shch)方程:NoImagemiQQXXGZ

4、knnnii,.,1),.,.,(11riQQXXHYknnnii,.,1),.,.,(11kiQQYYFQknnriin,.,1),.,.,(111驱动（激励(jl)）方程：状态方程：组合电路x1xnZ1Zm存储电路Y1YrQ1Qk1.逻辑方程组逻辑方程组2. 状态表状态表3. 状态图状态图4. 时序图时序图第5页/共45页第六页，共45页。 1D C1 & 1 & D0 Q0 FF0 Q0 & 1 1D C1 D1 Q1 FF1 Q1 Y A CP 输出输出(shch)(shch)方程方程A)QQ(Y10 A)QQ(D100 AQD01 激励激励(jl)方程组方程组

5、 A)QQ(Qnnn1010 AQQnn011 状态状态(zhungti)方程组方程组DQn11. 1. 逻辑方程组逻辑方程组举例说明时序逻辑电路描述方法举例说明时序逻辑电路描述方法：第6页/共45页第七页，共45页。输出方程输出方程A)QQ(Y10 A)QQ(Qnnn1010 AQQnn011 状态状态方程组方程组根据方程组列出根据方程组列出状态转换表状态转换表2. 2. 状态表状态表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1状态表状态表nnQQ01YQQnn/1011A=1A=0第7页/共45页第八页

6、，共45页。状态表状态表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0 10 11 00 01 0/0 1/0 0/1 10 11 00 01 1/0 0/11/00/11/03. 状态图状态图4. 根据根据(gnj)状态表画出状态图状态表画出状态图A / Y第8页/共45页第九页，共45页。 CP A Q0 Q1 Y 4. 时序时序(sh x)图图 时序逻辑电路时序逻辑电路(lu j din l)(lu j din l)的四种描述方式是可以的四种描述方式是可以相互

7、转换的相互转换的状态表状态表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0根据根据(gnj)状态表画出波形图状态表画出波形图状态表状态表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1nnQQ01YQQnn/1011A=1A=0第9页/共45页第十页，共45页。4.3 时序时序(sh x)逻辑电路的分析逻辑电路的分析4.3.1 分析同步分析同步(tngb)时序逻辑电路的一般步时序逻辑

8、电路的一般步骤骤4.3.2 同步时序逻辑电路同步时序逻辑电路(lu j din l)分析举例分析举例4.3.3 分析异步时序逻辑电路的一般步骤分析异步时序逻辑电路的一般步骤4.3.4 异步时序逻辑电路分析举例异步时序逻辑电路分析举例第10页/共45页第十一页，共45页。时序(sh x)逻辑电路分析的任务：分析(fnx)时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。 时序电路的逻辑能是由其状态和输出信号的变化(binhu)的规律呈现出来的。所以，分析过程主要是列出电路状态表或画出状态图、工作波形图。分析过程的主要表现形式分析过程的主要表现形式:第11页/共4

9、5页第十二页，共45页。4.3.1 分析同步时序分析同步时序(sh x)逻辑电路的一般步骤逻辑电路的一般步骤:1.了解电路的组成：了解电路的组成：电路的输入、输出电路的输入、输出(shch)信号、触发器的类型等信号、触发器的类型等 .确定电路确定电路(dinl)的逻辑功能。的逻辑功能。3.列出状态转换表、画出状态图和波形图；列出状态转换表、画出状态图和波形图； 2. 根据给定的时序电路图，写出下列各逻辑方程式：根据给定的时序电路图，写出下列各逻辑方程式：() 输出方程；输出方程； () 各触发器的激励各触发器的激励(驱动驱动)方程方程;（3）状态方程）状态方程: 将每个触发器的驱动方程代入其特

10、性将每个触发器的驱动方程代入其特性 (状态状态) 方程得状态方程。方程得状态方程。第12页/共45页第十三页，共45页。例例1 1 试分析试分析(fnx)(fnx)如图所示时序电路的逻辑功能。如图所示时序电路的逻辑功能。4.3.2 同步时序逻辑电路分析同步时序逻辑电路分析(fnx)举例举例 T0 Q0 Q0 A CP 1T C1 T1 Q1 Q1 1T C1 & FF0 FF1 Y & G1 G2 电路是由两个电路是由两个(lin )上升沿触发的上升沿触发的T 触发器组成的同步、触发器组成的同步、Mealy时序电路。时序电路。 解：解：(1)(1)了解电路组成。了解电路组成。第

11、13页/共45页第十四页，共45页。(2) 根据根据(gnj)电路列出三个方程组电路列出三个方程组激励激励(jl)方程组方程组:T0=A T1=AQ0 输出输出(shch)方程组方程组: Y=AQ1Q0 将激励方程组代入将激励方程组代入T触发器的特性方程得状态方程组触发器的特性方程得状态方程组nnQTQ1nnnnnQ)AQ(QQAQ1011010 第14页/共45页第十五页，共45页。(3) (3) 根据状态根据状态(zhungti)(zhungti)方程组和输出方程列出状态方程组和输出方程列出状态(zhungti)(zhungti)表表Y =A Q1Q0nnQAQ010 nnnQ)AQ(Q1

12、011 nnQQ01Y/QQnn1011 0 0 / 11 1 / 01 11 1 / 01 0 / 01 01 0 / 00 1 / 00 10 1 / 00 0 / 00 0A=1A=0第15页/共45页第十六页，共45页。(4) 画出状态图画出状态图nnQQ01Y/QQnn1011 0 0 / 11 1 / 01 11 1 / 01 0 / 01 01 0 / 00 1 / 00 10 1 / 00 0 / 00 0A=1A=0 1/1 1/0 01 00 11 10 1/0 1/0 0/0 0/0 0/0 0/0 Q1Q0 A/Y 第16页/共45页第十七页，共45页。(5) 逻辑逻辑

13、(lu j)功能分析功能分析观察状态图可知，电路观察状态图可知，电路(dinl)是一个由信号是一个由信号A控制的可控控制的可控二进制计数器。当二进制计数器。当A=0时停止计数，电路时停止计数，电路(dinl)状态保持不变；状态保持不变；当当A=1时，在时，在CP上升沿到来后电路上升沿到来后电路(dinl)状态值加状态值加1，一旦计数到，一旦计数到11状态，状态，Y 输出输出1，且电路，且电路(dinl)状态将在下一个状态将在下一个CP上升沿回到上升沿回到00。输出信号输出信号Y的下降沿可用于触发进位操作。的下降沿可用于触发进位操作。 1/1 1/0 01 00 11 10 1/0 1/0 0/

14、0 0/0 0/0 0/0 Q1Q0 A/Y 第17页/共45页第十八页，共45页。例例2 2 试分析如图所示时序电路的逻辑试分析如图所示时序电路的逻辑(lu j)(lu j)功能。功能。 CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 电路是由两个电路是由两个(lin )下降沿触发的下降沿触发的JK触发器组成的莫尔型同步时序电路。触发器组成的莫尔型同步时序电路。 解：解：1.1.了解了解(lioji)(lioji)电电路组成。路组成。J2=K2=X Q1 J1=K1=1Y=Q2Q1 2.2.写出下列各逻辑方程式：写出下列各逻

15、辑方程式：输出方程输出方程激励方程激励方程第18页/共45页第十九页，共45页。1n111111 QnnnQQQ 1212XnnnQQQ1QJQnnnKQJ2=K2=X Q1 J1=K1=11QJQnnnKQ将激励将激励(jl)方程代入方程代入JK触发器的特性方程得状态方触发器的特性方程得状态方程程1nn21212XXQnnnQQQQ整理整理(zhngl)(zhngl)得：得：FF2FF1第19页/共45页第二十页，共45页。3.列出其状态(zhungti)转换表，画出状态(zhungti)转换图111nnQQ1212XnnnQQQY=Q2Q1 nn12QQYnn/QQ1112 1 11 00

16、 10 0X=1X=0状态转换表状态转换表1 0 / 10 0 / 10 1 / 01 1 / 00 0 / 01 0 / 01 1 / 00 1 / 0第20页/共45页第二十一页，共45页。状态图 X/Y 0/0 0/1 0/0 0/0 00 11 01 10 Q2Q1 1/0 1/0 1/1 00 11 01 10 1/0 nn12QQYnn/QQ1112 1 0 / 10 0 / 11 10 1 / 01 1 / 01 00 0 / 01 0 / 00 11 1 / 00 1 / 00 0X=1X=0画出状态图第21页/共45页第二十二页，共45页。 X/Y 0/0 0/1 1/0 0

17、/0 1/0 0/0 1/1 00 11 01 10 1/0 Q2Q1 X=0时时 00 01 10 11 00 11 10 01 电路电路(dinl)(dinl)功能：可逆计数器功能：可逆计数器 X=1时时电路进行电路进行(jnxng)(jnxng)加加1 1计计数数电路电路(dinl)(dinl)进行减进行减1 1计数计数 。. .确定电路的逻辑功能确定电路的逻辑功能. .第22页/共45页第二十三页，共45页。例例3 分析分析(fnx)下图所示的同步时序电路。下图所示的同步时序电路。 & CP 1D Q0 Z1 FF0 Z0 Z2 FF2 FF1 Q2 Q1 Q0 Q2 Q1 1

18、D 1D C1 C1 C1 1201010QDQDQQD激励方程组激励方程组输出输出(shch)方程组方程组 Z0=Q0 Z1=Q1 Z2=Q21.根据电路根据电路(dinl)列出逻辑方列出逻辑方程组程组:第23页/共45页第二十四页，共45页。得状态方程得状态方程nnnnnnnQDQQDQQQDQ1212011101010 2.列出其状态表将激励方程代入将激励方程代入D 触发器的特性方程得状态方程触发器的特性方程得状态方程DQn 1nnnQQQ012101+112 nnnQQQ1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1

19、 00 1 00 0 10 0 10 0 0状态表第24页/共45页第二十五页，共45页。3. 画出状态图画出状态图 000 001 100 011 010 110 101 111 Q2Q1Q0 状态表nnnQQQ012101+112 nnnQQQ1 1 01 1 11 0 01 1 00 1 01 0 10 0 11 0 01 1 00 1 11 0 00 1 00 1 00 0 10 0 10 0 0第25页/共45页第二十六页，共45页。3. 画出时序画出时序(sh x)图图 CP Q0 Q2 Q1 TCP 第26页/共45页第二十七页，共45页。由状态图可见，电路的有效状态是三位循环码

20、。由状态图可见，电路的有效状态是三位循环码。从时序图可看出，电路正常工作时，各触发器的从时序图可看出，电路正常工作时，各触发器的Q端轮流出现端轮流出现一个宽度为一个一个宽度为一个CP周期脉冲信号周期脉冲信号,循环周期为循环周期为3TCP。电路的功能。电路的功能(gngnng)为脉冲分配器或节拍脉冲产生器。为脉冲分配器或节拍脉冲产生器。 CP Q0 Q2 Q1 TCP 000 001 100 011 010 110 101 111 Q2Q1Q0 4、逻辑、逻辑(lu j)功能分析功能分析第27页/共45页第二十八页，共45页。4.3. 3 异步时序(sh x)逻辑电路的分析一一. . 异步时序异

21、步时序(sh x)(sh x)逻辑电路的分析逻辑电路的分析方法：方法：分析分析(fnx)(fnx)步骤步骤: :3.3.确定电路的逻辑功能。确定电路的逻辑功能。2.2.列出状态转换表、画出状态图和波形图；列出状态转换表、画出状态图和波形图； 1. 1. 写出下列各逻辑方程式：写出下列各逻辑方程式：b)b)触发器的激励方程；触发器的激励方程；c) c) 输出方程输出方程d)d)状态方程状态方程a)a)时钟方程时钟方程 CL& Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CPCP第28页/共45页第二十九页，共45页。例1 分析(fnx)如图所示异步电路1. 1.

22、写出电路写出电路(dinl)(dinl)方程式方程式 时钟时钟(shzhng)(shzhng)方方程程输出方程输出方程激励方程激励方程 CP0=CLK求电路状态方程求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化；触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变。如无时钟脉冲上升沿作用时，其状态不变。n0n1QQZ CP1=Q04.3.4. 异步时序逻辑电路的分析举例 CLK & Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CPCP00QD 11QD nnQQ01+0nnQQ11+1nnQQ11+1nnQQ11+1

23、nnQQ01+0nnQQ01+0CP0=CLKCP1=Q0第29页/共45页第三十页，共45页。00 CP0CP1Qn0Qn1CLK11Q n10Q n 1 11 1 0 x11 0 1 00 1 0 x00 0 1 1(X-无触发沿无触发沿 , -有有触发沿触发沿) ) 00/0 Q1Q0/Z 11/1 10/0 01/0 nnQQ11+1nnQQ01+0CP1=Q0CP0=CLK4. 逻辑功能分析逻辑功能分析该电路是一个该电路是一个(y )异步二进制减计数器，异步二进制减计数器，Z信号的上升沿可触发借位操信号的上升沿可触发借位操作。也可把它看作为一个作。也可把它看作为一个(y )序列信号发

24、生器。序列信号发生器。 第30页/共45页第三十一页，共45页。 同步时序逻辑同步时序逻辑(lu j)(lu j)电路的设计是分析的逆过程电路的设计是分析的逆过程, ,其任务是根据实际逻辑其任务是根据实际逻辑(lu j)(lu j)问题的要求，设计出问题的要求，设计出能实现给定逻辑能实现给定逻辑(lu j)(lu j)功能的电路。功能的电路。 由由给给定定的的逻逻辑辑功功能能建建立立原原始始状状态态图图和和原原始始状状态态表表 状状态态 化化简简 状状态态 分分配配 选选择择 触触发发器器类类型型 确确定定 激激励励方方程程组组 和和 输输出出方方程程组组 画画出出 逻逻辑辑图图并并检检查查自

25、自启启动动能能力力 同步时序电路的设计过程同步时序电路的设计过程第31页/共45页第三十二页，共45页。(1)根据给定的逻辑功能建立根据给定的逻辑功能建立(jinl)原始状态图和原始原始状态图和原始状态表状态表(2)状态状态(zhungti)化简化简-求出最简状态求出最简状态(zhungti)图图 ；合并等价状态合并等价状态(zhungti)，消去多余状态，消去多余状态(zhungti)的过程称为状态的过程称为状态(zhungti)化简化简等价状态等价状态：在相同的输入下有相同的输出，并转换到同一在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。个次态去的两个状态称为等价

26、状态。明确电路的输入条件和相应的输出要求，分别确定输入变量明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。和输出变量的数目和符号。找出所有可能的状态和状态转换之间的关系。找出所有可能的状态和状态转换之间的关系。根据原始状态图建立原始状态表。根据原始状态图建立原始状态表。第32页/共45页第三十三页，共45页。(3)状态状态(zhungti)编码（状态编码（状态(zhungti)分配）；分配）；(4)选择选择(xunz)触发器触发器的类型的类型(6)画出逻辑图并检查画出逻辑图并检查(jinch)自启动能力。自启动能力。给每个状态赋以二进制代码的过程。给每个状态赋以二进

27、制代码的过程。根据状态数确定触发器的个数，根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程求出电路的激励方程和输出方程 ；（M:状态数状态数;n:触发器的个数）触发器的个数）2n-1M2n 第33页/共45页第三十四页，共45页。(1）根据设计(shj)要求，设定状态，求得状态转换图和状态表。(2) 该状态图不需化简。S0/0S1/0S2/0S3/0S4/1现态次态进位输出S0S10S1S20S2S30S3S40S4S01第34页/共45页第三十五页，共45页。（3）状态分配，列状态转换(zhunhun)编码表。现态次态进位输出Q2n Q1n Q0n Q2n+1Q1n+1Q0n+

28、1Z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001（4）选择触发器。选用(xunyng)JK触发器及其激励表。Q n Q n+1JK 0 00 0 11 1 01 1 10第35页/共45页第三十六页，共45页。（5）求各触发器的激励函数和进位(jnwi)输出函数。现态次态激励激励激励进位输出Q2n Q1n Q0nQ2n+1Q1n+1Q0n+1J2 k2J1 k1J0 k0z0 0 00 0 10 1 00 1 11 0 00 0 10 1 00 1 11 0 00 0 000001Q n Q n+1JK 0 00 0 11 1

29、01 1 100 0 1 0 1 10 0 1 1 1 1 1 0 0 1 0 11 1 01 1 1 激励(jl)表第36页/共45页第三十七页，共45页。（5）求各触发器的驱动(q dn)方程和进位输出方程。J2=Q1nQ0nJ1=k1=Q0nJ0=Q2nZ =Q2n1nQ2nnQQ0100 01 11 1001J21nQ2nnQQ0100 01 11 1001k2K2=11nQ2nnQQ0100 01 11 10011nQ2nnQQ0101k1J111nQ2nnQQ0100 01 11 1011nQ2nnQQ0100 01 11 1001k000 01 11 10J0K0=1011nQ2

30、nnQQ010100 01 11 10ZJ1J0Z第37页/共45页第三十八页，共45页。（6）画逻辑图。（7）检查(jinch)能否自启动000/0001/0010/0011/0100/1111/1110/1101/1如果(rgu)电路进入无效状态101、110、111时，在CP 脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。QC1C1Q1K1J1J1J1K1KC1Q2Q0QQ1CPZ进位输出QQQ第38页/共45页第三十九页，共45页。例例2:设计设计(shj)一个串行数据检测器。电路的输入信号一个串行数据检测器。电路的输入信号X是与时钟脉冲是与时钟脉冲同步的串行数据，要求电路在同步的串行数据，要求电路在X信号输入出现信号输入出现110序列时，输出信序列时，输出信号号Z为为1，否则为，否则为0。如：输入序列如：输入序列X=001101011001，输出，输出Z=000010000100解解: 1. 根据给定的逻辑功能根据给定的逻辑功能(gngnng)建立原始状态图和原始状建立原始状态图和原始状态表态表分析分析:设初始状态为设初始状态为a，在，在a状态下若输入信号状态