计算机组成原理逻辑函数电路PPT学习教案VIP

1、会计学1计算机组成原理逻辑函数电路计算机组成原理逻辑函数电路第1页/共130页第2页/共130页第3页/共130页 我们已经知道，布尔代数有三种基本逻辑操作，就我们已经知道，布尔代数有三种基本逻辑操作，就是与（逻辑乘，运算符号是与（逻辑乘，运算符号）、或（逻辑加，运算符）、或（逻辑加，运算符号号+）、非（求反，运算符号）、非（求反，运算符号 ）。有了这三种基本）。有了这三种基本逻辑操作，就可以构造出任何逻辑函数来。在一个逻辑操作，就可以构造出任何逻辑函数来。在一个逻辑函数中，如果存在多种逻辑运算，其优先顺序逻辑函数中，如果存在多种逻辑运算，其优先顺序是非、与、或，即非的运算级别最高，与次之，或

2、是非、与、或，即非的运算级别最高，与次之，或的运算级别最低。当然可以用括号来改变运算优先的运算级别最低。当然可以用括号来改变运算优先次序。次序。第4页/共130页（1）基本公式）基本公式变换律：变换律： ABBAABBA 结合律：结合律： CBACBACBACBA分配律：分配律： CABACBACABACBA吸收律：吸收律： ABAA ABAA第二吸收律：第二吸收律： BABAA BABAA反演律：反演律： BABABABA包含律：包含律：CABACBCABA CABACBCABA重叠律：重叠律： AAAAAA互补律：互补律： 1 AA0AA 0-1律：律： AA0AA 10 0A11 A第5

3、页/共130页第6页/共130页DCBCABAFBCDBCCAAB)()()(BCDBCCAABBCCAAB)(CAAB第7页/共130页BACBCBBAF)()(CCBACBAACBBACBABCACBACBACBBA)()()(BCACBACBACBCBABACACBBA例：化简逻辑函数例：化简逻辑函数 )()()(FECADBDABAAF)(DBDAA)(DBADAD第8页/共130页第9页/共130页第10页/共130页第11页/共130页第12页/共130页第13页/共130页n 3.5.1 门电路门电路 n 3.5.2 记忆电路记忆电路n 3.5.3 时序电路时序电路 n 3.5.

4、4 时钟电路时钟电路 第14页/共130页3.5.1 门电路门电路 门电路有一个或多个输入端，有一个或多个输出门电路有一个或多个输入端，有一个或多个输出端。它不具有记忆功能。在稳定状态下，任何时刻端。它不具有记忆功能。在稳定状态下，任何时刻、任何一个输出端的输出信号就是当时所有输入信、任何一个输出端的输出信号就是当时所有输入信号的函数。瞬态的概念是指信号由号的函数。瞬态的概念是指信号由0变到变到1(或由或由1变变到到0)的变化状态；相对于稳态来说，这个时间非常的变化状态；相对于稳态来说，这个时间非常短暂。所谓稳态，就是信号稳定在短暂。所谓稳态，就是信号稳定在1(或稳定在或稳定在0)的状的状态。

5、相对于瞬态来说，这个时间比较长。态。相对于瞬态来说，这个时间比较长。 门电路常用来传送信息或加工信息，而信息的加门电路常用来传送信息或加工信息，而信息的加工是在信息的传送过程中进行的。工是在信息的传送过程中进行的。 使用门电路，可以组成具有各种不同功能且十分使用门电路，可以组成具有各种不同功能且十分复杂的逻辑电路。复杂的逻辑电路。 第15页/共130页3.5.2 记忆电路记忆电路 记忆电路又叫存储电路，它有记忆功能。这类记忆电路又叫存储电路，它有记忆功能。这类电路有两种信号输入端，一种信号输出端。两种电路有两种信号输入端，一种信号输出端。两种信号输入端之一是数据输入端，另一种是写入信号输入端之

6、一是数据输入端，另一种是写入(或称打入或称打入)信号输入端。输出端输出的无疑是所信号输入端。输出端输出的无疑是所存储的数据信息。存储的数据信息。 任意一个时刻，输出端上的信息就不见得是当任意一个时刻，输出端上的信息就不见得是当时数据输入端上的数据信息。时数据输入端上的数据信息。第16页/共130页 时序电路是由逻辑门电路与记忆电路复合组成的时序电路是由逻辑门电路与记忆电路复合组成的。任何时刻，输出信号既与当前电路的某些输入信。任何时刻，输出信号既与当前电路的某些输入信号有关，也与记忆电路中保持的信息有关，而记忆号有关，也与记忆电路中保持的信息有关，而记忆电路中保持的信息恰恰是过去某时刻某些输入

7、端输电路中保持的信息恰恰是过去某时刻某些输入端输入的信息。时序的含义就是各电脉冲信号出现的时入的信息。时序的含义就是各电脉冲信号出现的时间顺序，即什么时候、哪个电脉冲出现，该电脉冲间顺序，即什么时候、哪个电脉冲出现，该电脉冲完成什么操作。时序一词的意义还表示，当前要进完成什么操作。时序一词的意义还表示，当前要进行的操作是与过去进行过什么操作有关的，它是过行的操作是与过去进行过什么操作有关的，它是过去操作的必然延续，因此，当前的操作信号就与过去操作的必然延续，因此，当前的操作信号就与过去的操作信号相关，所以过去进行过什么操作必须去的操作信号相关，所以过去进行过什么操作必须通过记忆电路记录下来。通

8、过记忆电路记录下来。第17页/共130页 时钟信号是计算机所有操作信号的来源和驱动时钟信号是计算机所有操作信号的来源和驱动源，并且使计算机各部件的操作源，并且使计算机各部件的操作(通过操作信号通过操作信号)同步同步有序地进行，所有操作信号都取自某个时钟信号的前有序地进行，所有操作信号都取自某个时钟信号的前沿或后沿，而终止于后面某个时钟信号的前沿或后沿沿或后沿，而终止于后面某个时钟信号的前沿或后沿。时钟信号自打开主机电源、电源电压上升到某一时钟信号自打开主机电源、电源电压上升到某一幅度时便开始产生，直到关闭主机电源。幅度时便开始产生，直到关闭主机电源。在正常工作环境下，计算机系统中的时钟频率有在

9、正常工作环境下，计算机系统中的时钟频率有3种：一种是种：一种是CPU内部的工作频率，称为主频；一种内部的工作频率，称为主频；一种是是CPU之外的主板上的工作频率，称为外频，更一之外的主板上的工作频率，称为外频，更一般的说法是系统时钟；第三种是接口中使用的时钟。般的说法是系统时钟；第三种是接口中使用的时钟。 第18页/共130页3.6 逻辑门电路逻辑门电路 门电路是由门电路是由3种基本逻辑门和三态门电路组成的。种基本逻辑门和三态门电路组成的。当然，究竟由哪些门电路、多少门电路来组合成当然，究竟由哪些门电路、多少门电路来组合成我们需要的组合逻辑门电路，这是根据电路的功我们需要的组合逻辑门电路，这是

10、根据电路的功能决定的。基本门电路是最简单的门电路，然而能决定的。基本门电路是最简单的门电路，然而也是最重要的逻辑电路。一般来说，使用基本的也是最重要的逻辑电路。一般来说，使用基本的门电路可以组合出各种复杂的逻辑门电路，甚至门电路可以组合出各种复杂的逻辑门电路，甚至是记忆电路、时钟电路。是记忆电路、时钟电路。 第19页/共130页3.6 逻辑门电路逻辑门电路 第20页/共130页第21页/共130页1.与门与门 电路符号如图电路符号如图3-1所示。它有所示。它有n个输入端和个输入端和1个输出端个输出端，每个输入端是等价的。输出信号与输入信号的，每个输入端是等价的。输出信号与输入信号的关系是：关系

11、是： SSSSn210图3-1 与门逻辑符号S0S1.Sn 与门电路输出信号与输入信号的逻辑关系是：仅与门电路输出信号与输入信号的逻辑关系是：仅当各输入信号全为当各输入信号全为1时，输出才为时，输出才为1；在其他情况下；在其他情况下，输出都是，输出都是0。第22页/共130页2. 或门或门 或门电路符号如图或门电路符号如图3-2所示。它有所示。它有n个输入端和个输入端和1个个输出端，每个输入端都是等价的。输出信号与输输出端，每个输入端都是等价的。输出信号与输入信号的关系是。入信号的关系是。 012nSSSS 或门电路输出信号与输入信号的逻辑关系是：或门电路输出信号与输入信号的逻辑关系是：仅当各

12、输入信号全为仅当各输入信号全为0时，输出才为时，输出才为0；在其他情；在其他情况下，输出都是况下，输出都是1。图3-2 或门逻辑符号S0S1S2Sn第23页/共130页10SS图3-3 非门逻辑符号S0S1 非门电路又称为反相器，它的输出信号是对输非门电路又称为反相器，它的输出信号是对输入信号的否定。当输入为入信号的否定。当输入为1时，输出为时，输出为0；当输入；当输入为为0时，输出为时，输出为1。 第24页/共130页（a）基本三态门之一ScS0S1（b）基本三态门之二S0ScS1图3-4 基本三态门三态门电路是一种重要的接口电路。当门关闭之后，它的输三态门电路是一种重要的接口电路。当门关闭

13、之后，它的输出端与其后级电路的输入端相当于断开了，因而不会影响后出端与其后级电路的输入端相当于断开了，因而不会影响后级电路的工作。级电路的工作。第25页/共130页SSSS3210 三与非门所实现的逻辑运算是，只有当三与非门所实现的逻辑运算是，只有当3个输个输入端全为入端全为1时，输出才是时，输出才是0；在其他情况下，输出；在其他情况下，输出都是都是1。图3-5 三与非门逻辑S1S2S3S0第26页/共130页SSSS3210 三或非门所实现的逻辑运算是，只有当三个输三或非门所实现的逻辑运算是，只有当三个输入端全为入端全为0时，输出才是时，输出才是1；在其他情况下，输出；在其他情况下，输出都是

14、都是0。图图3-6 三或非门逻辑三或非门逻辑S1S2S3S0第27页/共130页图图3-7 三与非三态门三与非三态门 （一）（一） （二（二）第28页/共130页第29页/共130页（一）（一）（二）（二）图图3-8 三或非三态门三或非三态门第30页/共130页第31页/共130页译码组合逻辑真值表图图3-9 2-4译码器译码器第32页/共130页图图3-11（b） 8-3译码器电路译码器电路 第33页/共130页X0X1X2X3X4X5X6X7Y1Y2Y3HLLLLLLLLLLLHLLLLLLLLHLLHLLLLLLHLLLLHLLLLLHHLLLLHLLLHLLLLLLLHLLHLHLLL

15、LLLHLHHLLLLLLLLHHHH图图3-11（a） 8-3译码器真值表译码器真值表 第34页/共130页图图3-13 四选一逻辑四选一逻辑ABD0 D1 D2 D3GY第35页/共130页输入输入输出输出门栓门栓选择选择GBAYHXXHLLLD0LLHD1LHLD2LHHD3图图3-13 四选一功能表四选一功能表第36页/共130页第37页/共130页第38页/共130页图图3-15 全加器全加器功能表逻辑图第39页/共130页图图3-16 四位串行加法器四位串行加法器第40页/共130页第41页/共130页第42页/共130页图图3-17 半加器半加器 ABCD第43页/共130页(A

16、1+B1)C0 第44页/共130页第45页/共130页第46页/共130页图图3-18 超前进位产生电路超前进位产生电路 第47页/共130页图图3-19 超前进位加法器超前进位加法器 第48页/共130页11102221210333232132104443432432143210CPGCCPG PG GCCPG PG G PG G GCCPG PG G PG G G PG G G GG第49页/共130页图图3-20 用带非运算实现的四位超前进位加法器用带非运算实现的四位超前进位加法器 第50页/共130页第51页/共130页图图3-21 多功能运算器多功能运算器 第52页/共130页第5

17、3页/共130页n 3.7.1 寄存器寄存器n 2.3.2 存储器存储器 第54页/共130页3.7.1 寄存器寄存器 寄存器又可称为触发器。按时钟控制方式来分，有寄存器又可称为触发器。按时钟控制方式来分，有电位触发、边沿触发、主电位触发、边沿触发、主-从触发等方式。按功能分从触发等方式。按功能分类有类有R-S型、型、D型、型、J-K型等功能。同一功能的触发器型等功能。同一功能的触发器可以由不同触发方式来实现。对使用者来说，在选用可以由不同触发方式来实现。对使用者来说，在选用触发器时，触发方式是必须考虑的因素。因为相同功触发器时，触发方式是必须考虑的因素。因为相同功能的触发器，若触发方式选用不

18、当，系统是不能达到能的触发器，若触发方式选用不当，系统是不能达到预期设计要求的。下面将从触发方式的角度来介绍几预期设计要求的。下面将从触发方式的角度来介绍几种常用的触发器。种常用的触发器。第55页/共130页3.7.1 寄存器寄存器1. 电位触发方式触发器电位触发方式触发器 当触发器的同步控制信号当触发器的同步控制信号E为约定为约定1或或0时，触发器时，触发器接收输入数据，此时输入数据接收输入数据，此时输入数据D的任何变化都会在输的任何变化都会在输出端出端Q得到反映；当得到反映；当E为非约定电平时，触发器状态为非约定电平时，触发器状态保持不变。由于它接收信号的条件是保持不变。由于它接收信号的条

19、件是E出现约定的逻出现约定的逻辑电平，故称它为电位触发方式触发器，简称电位触辑电平，故称它为电位触发方式触发器，简称电位触发器。发器。 图图3-22(a)、(b)、(c)、(d)依次给出了锁定触发器依次给出了锁定触发器(又称为锁存器又称为锁存器)的组合逻辑、功能表、逻辑符号和典的组合逻辑、功能表、逻辑符号和典型波形图。型波形图。 第56页/共130页3.7.1 寄存器寄存器图图3-22 锁存器锁存器 第57页/共130页3.7.1 寄存器寄存器2. 边沿触发方式触发器边沿触发方式触发器 边沿触发方式触发器简称边沿触发器。触发器接边沿触发方式触发器简称边沿触发器。触发器接收的是时钟脉冲收的是时钟

20、脉冲CP的某一约定跳变的某一约定跳变(正跳变或负正跳变或负跳变跳变)来到时的输入数据。在来到时的输入数据。在CP=1和和CP=0期间期间，以及，以及CP非约定跳变到来时，触发器不接收数非约定跳变到来时，触发器不接收数据。据。 常用的正边沿触发器是常用的正边沿触发器是D触发器，图触发器，图3-23(a)、(b)、(c)、(d)依次给出了依次给出了D触发器的组合逻辑、触发器的组合逻辑、功能表、逻辑符号和典型波形图。功能表、逻辑符号和典型波形图。第58页/共130页图图3-23 D触发器触发器 第59页/共130页3.7.1 寄存器寄存器3. 主主-从触发方式触发器从触发方式触发器 主主-从触发方式

21、触发器简称主从触发方式触发器简称主-从触发器，具有维持从触发器，具有维持-阻塞功能。有两种形式。第一种称主阻塞功能。有两种形式。第一种称主-从从R-S触发器触发器，第二种称主，第二种称主-从从J-K触发器。触发器。1)主主-从从R-S触发器触发器 图图3-24是主是主-从从R-S触发器的组合逻辑原理。它由触发器的组合逻辑原理。它由两个两个R-S型电位触发器级联而成，接收输入数据的是型电位触发器级联而成，接收输入数据的是主触发器主触发器(由与非门由与非门1、2、3、4组成组成)，接收主触发器，接收主触发器输出的是从触发器输出的是从触发器(由与非门由与非门5、6、7、8组成组成)。主、。主、从触发

22、器的同步控制信号是互补的从触发器的同步控制信号是互补的(CP和和)。Q0、是、是CP上升沿到来时从触发器的原来状态。上升沿到来时从触发器的原来状态。 第60页/共130页图图3-24 主主-从从R-S触发器触发器 第61页/共130页3.7.1 寄存器寄存器2)主主-从从J-K触发器触发器 若将主若将主-从从R-S触发器的触发器的Q、 Q分别和分别和R、S相连，相连，再增设再增设J、K 输入端，就得到主输入端，就得到主-从从J-K触发器，如图触发器，如图3-25(a)所示。在所示。在CP=1期间主触发器接收数据；在期间主触发器接收数据；在CP负跳变到来时，从触发器接收主触发器最终的状负跳变到来

23、时，从触发器接收主触发器最终的状态。主态。主-从从J-K触发器的功能表如图触发器的功能表如图3-25(b)所示。所示。第62页/共130页图图3-25 主主-从从J-K触发器触发器 第63页/共130页 整个存储系统的内容，将在后面专用一章来全面介整个存储系统的内容，将在后面专用一章来全面介绍。这里只涉及半导体存储器的存储原理。现在半绍。这里只涉及半导体存储器的存储原理。现在半导体存储器普遍用来做计算机的主存储器。利用大导体存储器普遍用来做计算机的主存储器。利用大规模、超大规模集成电路工艺制成各种存储芯片，规模、超大规模集成电路工艺制成各种存储芯片，每个存储芯片包含多个晶体管，具有一定容量；再

24、每个存储芯片包含多个晶体管，具有一定容量；再用若干块存储芯片组成主存储器。用若干块存储芯片组成主存储器。第64页/共130页1. 半导体存储器的类型半导体存储器的类型 半导体存储器可以分为静态存储器和动态存储器两半导体存储器可以分为静态存储器和动态存储器两种类型。它们都是挥发性的，即只要关机种类型。它们都是挥发性的，即只要关机(切断电源切断电源)，所存储的信息就全部丢失。对静态存储器来说，只，所存储的信息就全部丢失。对静态存储器来说，只要不断电，存储单元所存储的信息会长期存在而不至要不断电，存储单元所存储的信息会长期存在而不至于丢失。对动态存储器来说，即使不断电，存储单元于丢失。对动态存储器来

25、说，即使不断电，存储单元所存储的信息也会慢慢丢失，因此需要不断刷新。所所存储的信息也会慢慢丢失，因此需要不断刷新。所谓刷新，就是每隔一定时间，将存储单元的信息读出谓刷新，就是每隔一定时间，将存储单元的信息读出一次，读出过程也是将原来的信息放大后重新写入的一次，读出过程也是将原来的信息放大后重新写入的过程，于是恢复了存储单元原来的信息。两者之间之过程，于是恢复了存储单元原来的信息。两者之间之所以有此差别，是因为静态存储器由双稳态触发器组所以有此差别，是因为静态存储器由双稳态触发器组成，信息存储在双稳态触发器上；成，信息存储在双稳态触发器上； 第65页/共130页 而动态存储器却依靠电容上的电荷暂

26、存信息，而而动态存储器却依靠电容上的电荷暂存信息，而电容器的不断放电将使信息越来越小，所以在电容器的不断放电将使信息越来越小，所以在还能识别原信息前必须将其刷新。由于静态存还能识别原信息前必须将其刷新。由于静态存储器是由双稳态电路构成的，而动态存储器的储器是由双稳态电路构成的，而动态存储器的存储介质本质上是电容，故前者集成度低，价存储介质本质上是电容，故前者集成度低，价格贵；后者集成度高，价格便宜。格贵；后者集成度高，价格便宜。1)静态存储器静态存储器 每个双稳态电路可存储一位二进制代码每个双稳态电路可存储一位二进制代码0或或1，一，一块存储芯片上包含许多个这样的双稳态电路。块存储芯片上包含许

27、多个这样的双稳态电路。双稳态电路是有源器件，需要电源才能工作。双稳态电路是有源器件，需要电源才能工作。如果需要在断电后保存信息，可采用低功耗半如果需要在断电后保存信息，可采用低功耗半导体存储器，用可充电电池作为后备电源，当导体存储器，用可充电电池作为后备电源，当校验到交流电源不正常时，立即自动切换到后校验到交流电源不正常时，立即自动切换到后备电源。备电源。第66页/共130页2)动态存储器动态存储器 存储单元的基本工作方式是：通过存储单元的基本工作方式是：通过MOS管管(称为控称为控制管制管)向电容充电或放电，充有电荷的状态为向电容充电或放电，充有电荷的状态为1，放电，放电后的状态为后的状态为

28、0。虽然力求电容上电荷的泄漏很小，但。虽然力求电容上电荷的泄漏很小，但工艺上仍无法完全避免泄漏，因而需要定时刷新内容工艺上仍无法完全避免泄漏，因而需要定时刷新内容，即对存，即对存1的电容补充电荷，所以称为动态存储器。的电容补充电荷，所以称为动态存储器。为了使泄漏尽可能减小，动态存储器多采用为了使泄漏尽可能减小，动态存储器多采用MOS工工艺，因为艺，因为MOS管与管与MOS电容的绝缘电阻极大。动态电容的绝缘电阻极大。动态存储器的内部结构简单，在各类半导体存储器中它的存储器的内部结构简单，在各类半导体存储器中它的集成度最高，适于做大容量主存。集成度最高，适于做大容量主存。第67页/共130页第68

29、页/共130页2)只读存储器只读存储器 只读存储器只读存储器(ROM)在正常工作中只能读出，不能在正常工作中只能读出，不能写入。主存中常采用部分写入。主存中常采用部分ROM固化系统软件中的固化系统软件中的核心部分、已调试好不再改变的应用软件、汉字核心部分、已调试好不再改变的应用软件、汉字字库一类信息。字库一类信息。CPU中也常采用中也常采用ROM，存放用来，存放用来解释执行机器指令的微程序。这样的解释执行机器指令的微程序。这样的ROM虽然也虽然也采用随机访问存取方式，但由于其只读不写的特采用随机访问存取方式，但由于其只读不写的特性，常被规划为专门一类。性，常被规划为专门一类。 早期曾用磁环、二

30、极管矩阵等构成早期曾用磁环、二极管矩阵等构成ROM，现在普，现在普遍采用大规模半导体集成电路。大规模半导体集遍采用大规模半导体集成电路。大规模半导体集成电路型成电路型ROM又分为固定掩模型又分为固定掩模型(用户不能写入用户不能写入)(ROM)、一次编程写入型、一次编程写入型(PROM)、紫外线擦除、紫外线擦除可可第69页/共130页 编程型编程型(EPROM)、电擦除可编程型、电擦除可编程型(EEPROM)及及快擦写型电可重编程快擦写型电可重编程(Flash EEPROM)等几种。等几种。3. 静态存储器的存储单元静态存储器的存储单元 虽然半导体存储器有多种类型，但其主力则是虽然半导体存储器有

31、多种类型，但其主力则是MOS存储器，因为存储器，因为MOS工艺存储器芯片的集成工艺存储器芯片的集成度高、功耗小、每位价格低。静态存储器度高、功耗小、每位价格低。静态存储器(SRAM)与动态存储器与动态存储器(DRAM)都有非常广泛的应都有非常广泛的应用，而且形成竞争之势。相比之下，用，而且形成竞争之势。相比之下，SRAM的制的制造工艺较造工艺较DRAM稍难一些，在每片容量方面的最稍难一些，在每片容量方面的最高水平，约为高水平，约为DRAM的的1/16。但。但SRAM速度较快速度较快，在每片容量相同时，在每片容量相同时，SRAM的访问时间约为的访问时间约为DRAM的的1/31/2。第70页/共1

32、30页1)双极型双极型TTL型存储单元举例型存储单元举例 三极管集电极耦合式的三极管集电极耦合式的TTL型存储单元电路如图型存储单元电路如图3-26所示。其基本结构是：晶体管所示。其基本结构是：晶体管T1与与T2通过彼此交通过彼此交叉反馈构成一个双稳态电路。发射极接字线叉反馈构成一个双稳态电路。发射极接字线Z，如果，如果字线为低电平，可进行读字线为低电平，可进行读/写；如果字线为高电平，写；如果字线为高电平，则存储单元处于保持状态，保持原存信息不变。双则存储单元处于保持状态，保持原存信息不变。双稳态电路通过一对肖特基抗饱和二极管稳态电路通过一对肖特基抗饱和二极管D1、D2，与，与一对位线和一对

33、位线和W相连接；读写时，相连接；读写时，D1和和D2导通，位线导通，位线与双稳态电路连通，可以通过位线状态改变双稳态与双稳态电路连通，可以通过位线状态改变双稳态电路状态电路状态(写入写入)，或从位线上检测出读出信号，或从位线上检测出读出信号(读出读出)；保持状态时，位线与双稳态电路脱离，双稳态电；保持状态时，位线与双稳态电路脱离，双稳态电路依靠自身的交叉反馈维持原有状态。路依靠自身的交叉反馈维持原有状态。第71页/共130页 我们定义：当我们定义：当T1导通而导通而T2截止时，存储信息为截止时，存储信息为0；当当T2导通而导通而T1截止时，存储信息为截止时，存储信息为1。这种存储单。这种存储单

34、元有两种读元有两种读/写方式：一种是单边读写方式：一种是单边读/写方式，让一根写方式，让一根位线保持电平不变，通过另一根位线电平变化，以位线保持电平不变，通过另一根位线电平变化，以写入信息；另一种是双边读写入信息；另一种是双边读/写方式，根据写写方式，根据写0或者写或者写1，分别改变位线，分别改变位线W或电平，以改变双稳态电路状态或电平，以改变双稳态电路状态。由于读写都是通过位线进行的，所以位线又被称。由于读写都是通过位线进行的，所以位线又被称为写驱动为写驱动/读出线。读出线。第72页/共130页图图3-26 三极管集电极三极管集电极耦合式的双极型单元耦合式的双极型单元 第73页/共130页2

35、)静态静态MOS存储单元电路举例存储单元电路举例 图图3-27是是N沟道增强型沟道增强型MOS存储单元电路，简存储单元电路，简称称NMOS六管静态存储单元，其基本结构如下。六管静态存储单元，其基本结构如下。T1与与T3，T2与与T4，分别是，分别是MOS反向器，其中反向器，其中T3与与T4分别是反向器的负载管。这两个反向器通过分别是反向器的负载管。这两个反向器通过彼此交叉反馈，构成一个双稳态触发器。彼此交叉反馈，构成一个双稳态触发器。T5和和T6是两个控制门管，由字线控制它们的通断。当字线是两个控制门管，由字线控制它们的通断。当字线加高电平时，加高电平时，T5和和T6导通，通过一组位线、导通，

36、通过一组位线、W，可对双稳态电路进行读写操作。当字线为低电平时可对双稳态电路进行读写操作。当字线为低电平时，T5和和T6断开，位线脱离，双稳态电路进入保持断开，位线脱离，双稳态电路进入保持状态。状态。第74页/共130页 我们定义：若我们定义：若T1导通而导通而T2截止，存入信息为截止，存入信息为0；若若T1截止而截止而T2导通，存入信息为导通，存入信息为1。下面说明该存。下面说明该存储单元的写入、保持和读出过程。储单元的写入、保持和读出过程。T5T1T3T6BAWWVCCZT4T2图图3-27 NMOS六管静态存储单元六管静态存储单元第75页/共130页4. 动态动态MOS存储单元存储单元

37、动态动态MOS存储器的基本存储原理是：将存储信存储器的基本存储原理是：将存储信息以电荷形式存于电容之上，这种电容可以是息以电荷形式存于电容之上，这种电容可以是MOS管管栅极电容，或者是专用的栅极电容，或者是专用的MOS电容。通常定义电容充电容。通常定义电容充电至高电平，为电至高电平，为1；放电至低电平，为；放电至低电平，为0。 采用电容存储电荷方式存储信息，不需要双稳采用电容存储电荷方式存储信息，不需要双稳态电路，因而可以简化结构。充电后态电路，因而可以简化结构。充电后MOS管断开，即管断开，即可使电容电荷的泄放极少，而且大大降低了芯片的功可使电容电荷的泄放极少，而且大大降低了芯片的功耗。这两

38、点都使集成度得到提高，所以在相同水平的耗。这两点都使集成度得到提高，所以在相同水平的半导体芯片工艺条件下，半导体芯片工艺条件下，DRAM的每片容量最高水平的每片容量最高水平约为约为SRAM的的16倍。倍。第76页/共130页1)动态动态MOS四管存储单元举例四管存储单元举例 图图3-28是动态是动态MOS四管存储单元的电路结构。依靠四管存储单元的电路结构。依靠T1与与T2的栅极电容存储电荷来存储信息，若的栅极电容存储电荷来存储信息，若C1充电充电至高电平使至高电平使T1导通，而导通，而C2放电至低电平使放电至低电平使T2截止，截止，存入信息为存入信息为0；若；若C1放电至低电平使放电至低电平使T1截止，而截止，而C2充充电至高电平使电至高电平使T2导通，存入信息为导通，存入信息为1。 控制门管控制门管T3与与T4由字线控制其通断。读由字线控制其通断。读/写时，字写时，字线加高电平，线加高电平，T3与与T4导通，存储单元与位线和导通，存储单元与位线和W连接连接。保持信息时，字线加低电平，。保持信息时，字线加低电平，T3与与T4断开，位线与断开，位线与存储单元隔离，依靠存储单元隔离，依靠C1或或C2存储电荷暂存信息。存储电荷暂存信息。刷刷新即重写时，新即重写时，T3与与T4导通。注意，与六管静态存储单导通。注意，与六管静态存储单元结构相比，四管动态单元中，没有负载管元结构相比，四