第14讲同步时序电路分析

1、Digital Logic Circuit第14讲 同步时序电路分析第 14 讲n 课时授课计划n 课 程 内 容Digital Logic Circuit第14讲 同步时序电路分析内容： 时序电路概述 同步时序逻辑电路的分析方法目的与要求： 1.掌握时序电路的概念、电路构成与组合电路的区别、分类 2.掌握同步时序电路的分析方法（通过举例说明） 3.了解异步时序逻辑电路的分析方法重点与难点： 1. 同步时序电路的分析方法 2. 从状态方程填状态转换真值表的方法。 3. 基本概念正确掌握：时序电路、同步、异步、现态、次态驱动方程、状态方程、状态转换真值表、状态图、时序图、自启动课堂讨论： 现态和

2、次态的时间分割点？复习（提问）： 1. 触发器的逻辑功能的表示方法有哪些？相互转换？ 2. JK 触发器和D 触发器的特性方程Digital Logic Circuit第14讲 同步时序电路分析带着问题学习n什么是时序逻辑电路？它与组合电路有哪些区别？时序电路有哪些特点？n时序电路有哪些类型？分类的依据是什么？n如何对同步时序电路进行描述？将采用哪些描述工具？Digital Logic Circuit第14讲 同步时序电路分析时序逻辑电路的定义n若逻辑电路在任何时刻产生的稳定输出信号（即时输出）不仅与电路该时刻的输入信号（即时输入）有关，还与电路过去的输入信号（输入历史）有关，则称为时序逻辑电

3、路。n注：n即时输入+输入历史=输入时序（输入变量取值按时间顺序的排列）n任一时刻电路的输出与到该时刻为止的输入时序有关n任一时刻电路的输出与该时刻的输入和电路的状态有关。Digital Logic Circuit第14讲 同步时序电路分析时序电路的结构时序电路的结构时序电路的一般结构 由于时序逻辑电路的输出不仅取决于当时的输入，而且还与电路过去的输入有关，故必须具有记忆功能，以便保存过去的输入信息。因此，它由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体，其一般结构框图如左图所示。 X时序电路的输入信号（组合电路的外部输入）Y时序电路的输出信号（组合电路的外部输出）Q时序电路

4、的状态（组合电路的内部输入）W-时序电路的激励信号（组合电路的内部输出）Digital Logic Circuit第14讲 同步时序电路分析时序电路的结构特点n电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；n电路中包含反馈，通过反馈使电路功能与“时序”相关；n电路的输出由电路当时的输入和状态（过去的输入）共同决定。Digital Logic Circuit第14讲 同步时序电路分析时序电路分类时序电路分类1.按电路的工作方式分按电路的工作方式分同步、异步同步、异步 同步时序逻辑电路结构 异步时序逻辑电路结构 同步时序逻辑电路是指存储电路状态的变化靠一个时钟脉冲同步更新，即电路在统

5、一时钟控制下同步改变状态。在两个时钟脉冲之间，即使输入信号变化 ，电路状态也不会改变。状态如何变？取决于输入信号。状态如何变？取决于输入信号。状态何时变状态何时变?取决于时钟信号。取决于时钟信号。每个状态维持多久？取决于时钟脉冲的周期。每个状态维持多久？取决于时钟脉冲的周期。 异步时序逻辑电路中的存储电路有的有时钟脉冲作用，有的没有时钟脉冲作用，即使有时钟脉冲作用的存储电路，其状态的更新也不是同步进行的 。输入信号将直接引起状态改变。Digital Logic Circuit第14讲 同步时序电路分析2.按按输入信号的特性分输入信号的特性分脉冲输入、电平输入脉冲输入、电平输入 3.3.按输出的

6、特性分按输出的特性分MealyMealy型、型、MooreMoore型型 次态逻辑状态存储器时钟输入输出逻辑激励现态输入CP输出输出逻辑次态逻辑状态存储器时钟输入激励现态输入CP输出Mealy型电路输出与现态和输入有关。Moore型电路输出仅与现态有关。a)电平输入 b)脉冲输入Digital Logic Circuit第14讲 同步时序电路分析时序电路的描述方法n逻辑函数表达式n输出函数表达式n激励函数表达式n次态函数表达式n状态表（状态转换表）n状态图（状态转换图）n时间图（时序图、波形图）n注：（关于次态）次态并不是时序逻辑中的实际状况，而是状态变量将要变成的但还没有变成的电路状态。一旦

7、完成了变化，则次态转化为新的现态，同时还要产生新的次态。)(),()(nnntQtXFtY)(),()(nnntQtXGtW)(),()(1nnntQtWHtQDigital Logic Circuit第14讲 同步时序电路分析状态转移表（状态表）状态转移表（状态表）次态与现态及输入之间关系的表格形式。表的行数=电路的状态数；列数=输入信号组合（输入状态）数；单元格中填写相应于现态及输入的次态。Mealy型电路状态表格式读法： 处于状态Q的时序电路，当输入为X时，输出为Z，在时钟脉冲作用下，电路进入次态Q n+1。读表（图）次序： 现态输入输出次态Digital Logic Circuit第1

8、4讲 同步时序电路分析Moore型电路状态表格式读法： 当时序电路处于状态Q时，输出为Z。若输入为X，在时钟脉冲作用下，电路进入次态Q n+1。读表（图）次序： 现态输出输入次态状态转移表（状态表）状态转移表（状态表）Digital Logic Circuit第14讲 同步时序电路分析状态图状态表的图形表示。一个圆圈表示一个状态；状态间的连线表示转换；指向状态的箭头表示转换方向；引起转换的信号条件用逻辑表达式或输入组合标明在有向线段的旁边。QQ n+1X/ZMealy型电路状态图Q/ZQ n+1/ZXMoore型电路状态图演示1演示2Digital Logic Circuit第14讲 同步时序

9、电路分析 假定下列Moore型电路的初始状态为B ，输入序列为X：11001001，其状态转移序列和输出响应序列为： 假定下列Mealy型电路的初始状态为A，输入序列为X：10100110，其状态转移序列和输出响应序列为：Digital Logic Circuit第14讲 同步时序电路分析时序电路分析的方法时序电路分析的方法 根据给定的电路，写出其方程，列出状态转移真值表，画出状态转移图和时序图，然后分析出它的功能。步骤：1、写出激励函数（触发器的输入端表达式）和输出函数表达式。2、将FF的驱动方程代入各自的特性方程，求得状态方程。3、根据状态方程和输出方程填写状态转移真值表4、根据状态转移真

10、值表，画出状态转换图。5、电路功能描述。Digital Logic Circuit第14讲 同步时序电路分析例例1 分析如图所示的同步时序逻辑分析如图所示的同步时序逻辑电路。电路。 Digital Logic Circuit第14讲 同步时序电路分析n解：解： 该电路由两个J-K触发器和一个异或门组成，电路的输入为x，电路的状态(即触发器状态)用y2、y1表示。电路的状态变量就是电路的输出，因此，它属于Moore型电路的特例。其分析过程如下。 1.写出输出函数表达式和激励函数表达式写出输出函数表达式和激励函数表达式 该电路的输出即为状态，故只需写出激励函数表达式。由逻辑电路图可知，各触发器的激

11、励函数表达式为 J1 = K1 = 1 ； J2 = K2 = x y1 2列出电路次态真值表列出电路次态真值表 次态真值表的填写方法次态真值表的填写方法是，首先依次列出电路输入和现态的所有取值组合；然后根据激励函数表达式，填写出每一组输入和现态取值下各激励函数的相应函数值；最后，根据表中的现态和激励函数值以及相应触发器的功能表填出每一组输入和现态取值下的次态。该电路的次态真值表如下表所示。Digital Logic Circuit第14讲 同步时序电路分析3作出状态表和状态图作出状态表和状态图 根据次态真值表，可作出该电路的状态表、状态图。Digital Logic Circuit第14讲

12、同步时序电路分析4描述电路的逻辑功能描述电路的逻辑功能 由状态图可以看出，该电路是一个2位二进制数可逆位二进制数可逆计数器计数器。 当电路输入x=0时，可逆计数器进行加1计数，其计数序列为 当输入x=1时，可逆计数器进行减1计数，其计数序列为 Digital Logic Circuit第14讲 同步时序电路分析n尽管状态表和状态图已描述了该同步时序电路的逻辑功能，但在时序逻辑电路分析过程中通 常利用时间图对电路的工作过程作更深入地描述。时间图反映了时序电路在某一给定初始状态下，对典型输入序列的响应。这种描述虽然有其局限性，但由于能较形象、生动地体现时序电路的工作过程，并可和实验观察的波形相比较

13、，因此是描述时序电路工作特性的一种常用方式。 Digital Logic Circuit第14讲 同步时序电路分析作一个电路的时间图时，一般先假设电路初始状态，并拟定作一个电路的时间图时，一般先假设电路初始状态，并拟定一典型输入序列；然后作出状态和输出响应序列；最后根据一典型输入序列；然后作出状态和输出响应序列；最后根据响应序列画出波形图。响应序列画出波形图。 n设本题所示电路的初始状态为y2y1=00,输入x为电平信号，典型输入序列为111100000 ，则根据状态表或状态图可作出电路的状态响应序列如下： Digital Logic Circuit第14讲 同步时序电路分析n根据状态响应序列

14、，可作出时间图。由于现态和次态是针对具体时钟脉冲的作用而言的，前一个时钟脉冲的次态即为后一个时钟脉冲的现态，所以，时间图中可以将现态和次态共用一个波形表示。 Digital Logic Circuit第14讲 同步时序电路分析 YQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0FF0 FF1 FF2CPCPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 时钟方程：输出方程：输出仅与电路现态有关，为摩尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：1写写方方程程式式Digital Logic Circuit第14讲 同步

15、时序电路分析2求状态方程求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212Digital Logic Circuit第14讲 同步时序电路分析现 态次 态输 出nnnQQQ012 101112 nnnQQQY3计算、列状态表计算、列状态表nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0

16、 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnnDigital Logic Circuit第14讲 同步时序电路分析4画状态图、时序图画状态图、时序图 000001011/1/0100110111/0 /0/0 /0(a) 有效循环010

17、 101(b) 无效循环/0/1排列顺序： /Y nnnQQQ012状态图状态图Digital Logic Circuit第14讲 同步时序电路分析CPQ0Q1Q2Y5电电路路功功能能时时序序图图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。Digital Logic Circuit第14讲 同步时序电路分析例3 分析下图所示电路。Digital Logic Circuit第14讲 同步时序电路分析解：根据电路图写出驱动方程、输出方程和状态方程：nnnnnnnnnnnnXQQXQQQXQQXQQXQFXKXQJXQKXJ221121211121212211,列出状态转换表：111111011011001101010001000110000010000100000000111212FQQQQXnnnnDigital Logic Circuit第14讲 同步时序电路分析画状态转换图：00011110Q2Q1X/F0/01/00/01/00/01/01/1功能描述：只要X=0，无论电路原来处于何种状态都得回到00状态，