[互联网]第8章 系统优化和时序分析ppt课件

1、第第8 8章章 系统优化和时序分析系统优化和时序分析 FPGA/CPLD资源优化的实意图义：资源优化的实意图义： 经过优化，可以运用规模更小的可编程器件，从而降低经过优化，可以运用规模更小的可编程器件，从而降低系统本钱，提高性价比。系统本钱，提高性价比。 对许多可编程逻辑器件，由于规划资源有限，耗用资源对许多可编程逻辑器件，由于规划资源有限，耗用资源过多而严重影响电路性能。过多而严重影响电路性能。 为以后的技术晋级，留下更多的可编程资源，方便添加为以后的技术晋级，留下更多的可编程资源，方便添加产品的功能。、产品的功能。、 对于多数可编程器件，资源耗用过多会使器件功耗显著对于多数可编程器件，资源

2、耗用过多会使器件功耗显著上升。上升。8.1.1 资源共享资源共享 8.1.1 资源共享资源共享 8.1.1 资源共享资源共享 8.1.1 资源共享资源共享 8.1.1 资源共享资源共享 8.1.2 逻辑逻辑 优化优化 8.1.2 逻辑优化逻辑优化 8.1.3 串行化串行化 8.1.3 串行化串行化 接下页接下页8.1.3 串行化串行化 接上页接上页8.2.1 流水线设计流水线设计 8.2.1 流水线设计流水线设计 8.2.1 流水线设计流水线设计 8.2.1 流水线设计流水线设计 8.2.1 流水线设计流水线设计 8.2.1 流水线设计流水线设计 8.2.2 存放器配平存放器配平 8.2.2

3、存放器配平存放器配平 8.2.3 关键途径法关键途径法 8.2.4 乒乓操作法乒乓操作法 8.2.5 加法树法加法树法 加法树速度优化技术部分类似于流水线法。加法树速度优化技术部分类似于流水线法。2输入加法树构造输入加法树构造假设将加法树逐级拓展，可以实现更长的树构造。假设将加法树逐级拓展，可以实现更长的树构造。8.3.1 运用运用Design Assistant检查设计可靠性检查设计可靠性 8.3.2 增量规划布线控制设置增量规划布线控制设置 8.3.3 时序设置与分析时序设置与分析 8.3.4 查看时序分析结果查看时序分析结果 8.3.5 适配优化设置例如适配优化设置例如 1建立工程建立工

4、程 2翻开翻开Assignment Editor对话框对话框 8.3.5 适配优化设置例如适配优化设置例如 3选项设置选项设置 8.3.6 LogicLock优化技术优化技术 Quartus II提供了一种非常优秀的优化技术，即逻辑锁定技术提供了一种非常优秀的优化技术，即逻辑锁定技术Logic Lock。Quartus II支持逻辑锁定技术的支持逻辑锁定技术的FPGA器件系列有器件系列有APEX20K、APEXII、Excalibur、Cyclone/II/III和和Stratix/II/III等。等。8-1 利用资源共享的面积优化方法对例利用资源共享的面积优化方法对例8-9程序进展优化仅要求

5、在面积程序进展优化仅要求在面积上优化。上优化。 8-2 试经过优化逻辑的方式对图试经过优化逻辑的方式对图8-20所示的构造进展改良，给出所示的构造进展改良，给出VHDL代代码和构造图。码和构造图。 8-3 知知4阶直接型阶直接型FIR滤波器的数学表达式如下：滤波器的数学表达式如下：y( n)=x(n)h(0)+x(n-1)+x(n-2)h(2)+x(n-3)h(3)x(n)与与 x(n-m)，m=0，1，2，3是延迟关系，是延迟关系，m表示延迟的表示延迟的clk 数。数。x(n-m)与与h(m)的位宽均为的位宽均为8位，位，y(n )为为10位，其中位，其中h(m)在模块例化后为常数。该模块的

6、在模块例化后为常数。该模块的输入为输入为x(n) 、clk ，输出为，输出为y (n)，试实现该逻辑。，试实现该逻辑。8-4 对习题对习题8-3中的中的FIR滤波器在速度上进展优化滤波器在速度上进展优化(在在h(m)固定的情况下固定的情况下)，试采用，试采用流水线技术。流水线技术。8-5 利用利用FLEX的的LUT构造，构建资源占用较小的常数乘法器，改良习题构造，构建资源占用较小的常数乘法器，改良习题8-3和习和习题题8-4的设计，减少模块的资源运用。的设计，减少模块的资源运用。8-6 假设对速度要求不高，但目的芯片的容量较小，试把习题假设对速度要求不高，但目的芯片的容量较小，试把习题8-3中

7、的中的FIR滤波滤波器用串行化的方式实现。器用串行化的方式实现。8-7 设计一个延续乘法器，输入为设计一个延续乘法器，输入为a0、a1、a2、a3，位宽各为，位宽各为8位，输出位，输出rout为为32位，完成位，完成rout=a0*a1*a2*a3。试实现之。试实现之。8-8 对习题对习题8-7进展优化，判别以下实现方法中哪种方法更好？进展优化，判别以下实现方法中哪种方法更好？1rout=(a0 * a1) * a2) * a32rout=(a0 * a1) * (a2 * a3)8-9 为提高速度，对习题为提高速度，对习题8-8中的前一种方法加上流水线技术进展实现。中的前一种方法加上流水线技

8、术进展实现。8-10 试对以上的习题解答经过设置试对以上的习题解答经过设置Quartus II相关选项的方式，提高速度，减相关选项的方式，提高速度，减小面积。小面积。 8-1 采用流水线技术设计高速数字相关器采用流水线技术设计高速数字相关器1实验目的：实验目的：2实验原理：实验原理：3实验义务实验义务1： 8-1 采用流水线技术设计高速数字相关器采用流水线技术设计高速数字相关器4实验义务实验义务2：5实验义务实验义务3：6实验义务实验义务4：7思索题：思索题：8实验报告：实验报告： 8-2 线性反响移位存放器设计线性反响移位存放器设计1实验目的：实验目的：2实验原理：实验原理： 3实验义务：实

9、验义务： 8-2 线性反响移位存放器设计线性反响移位存放器设计4思索题思索题1: 5思索题思索题2：6实验报告：实验报告： 8-3 循环冗余校验循环冗余校验CRC模块设计模块设计1实验目的：实验目的：2实验原理：实验原理： 8-3 循环冗余校验循环冗余校验CRC模块设计模块设计1实验目的：实验目的：2实验原理：实验原理： 接下页接下页8-3 循环冗余校验循环冗余校验CRC模块设计模块设计1实验目的：实验目的：2实验原理：实验原理： 接上页接上页接下页接下页8-3 循环冗余校验循环冗余校验CRC模块设计模块设计1实验目的：实验目的：2实验原理：实验原理： 接上页接上页8-3 循环冗余校验循环冗余

10、校验CRC模块设计模块设计3实验义务实验义务1：4实验义务实验义务2：5思索题思索题1：6思索题思索题2：7思索题思索题3：8实验报告：实验报告： 8-4 设计设计3级流水线级流水线16位加法器位加法器实验义务：实验义务：根据根据8.2.1引见的方法，设计具有引见的方法，设计具有3级流水线的级流水线的16位加法器。在位加法器。在Quartus II上仿真验证，并经过上仿真验证，并经过Quartus II的相关编译报告比较无流水线可以加的相关编译报告比较无流水线可以加一级锁存器以利比较和有一级锁存器以利比较和有3级流水线的级流水线的16位加法器的数据处置速度及位加法器的数据处置速度及资源占用情况

11、。资源占用情况。8-5 基于基于DES数据加密规范的加解密系统设计数据加密规范的加解密系统设计 1实验原理：实验原理：2实验义务：实验义务： 8-6 SPWM脉宽调制控制系统设计脉宽调制控制系统设计 1实验原理：实验原理： 8-6 SPWM脉宽调制控制系统设计脉宽调制控制系统设计 1实验原理：实验原理： 8-6 SPWM脉宽调制控制系统设计脉宽调制控制系统设计 2实验内容实验内容1：演示例如：演示例如：/KX_7C5EE+/EXPERIMENTs/EXP33_PWM_GENERATOR/ 。3实验内容实验内容2：设计例如：设计例如：/KX_7C5EE+/EXPERIMENTs/EXP37_SPWM_Basic/8-6 SPWM脉宽调制控制系统设计脉宽调制控制系统设计 2实验内容实验内容1：演示例如：演示例如：/KX_7C5EE+/EXPERIMENTs/EXP33_PWM_GENERATOR/ 。3实验内容实验内容2：设计例如：设计例如：/KX_7C5EE+/EXPERIMENTs/EXP37_SPWM_Basic/4实验内容实验内容3：5实验内容实验内容4： 8-7 步进电机细分控制电路设计步进电机细分控制电路设计1实验目的：实验目的：2实验原理：实验原理： 1. 步进电机细分驱动原理步进电机细分驱动原理 2步距细分的系统构成步距细分的系统构成 3. 细分驱动性能的改