计算机组成原理课程设计

1、计算机组成原理课程设计报告班级：计算机 班 姓名： 学号： 完成时间： 一、课程设计目的1在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。三、

2、课程设计使用的设备（环境）1硬件l COP2000实验仪l PC机2软件l COP2000仿真软件四、课程设计的具体内容（步骤）1详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现（1）该模型机指令系统的特点：模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能

3、。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。模型机指令集分类算术运算指令： 逻辑运算指令： 数据传输指令： 跳转指令：ADD A, R? ADD A, R? ADD A, MM ADD A, #II ADDC A, R? ADDC A, R? ADDC A, MM ADDC A, #II SUB A, R? SUB A, R? SUB A, MM SUB A, #II SUBC A, R? SUBC A, R? SUBC A, MM SUBC A, #II AND A, R? AND A, R? AND A, MM AND A, #II OR A, R?

4、 OR A, R? OR A, MM OR A, #II CPL A MOV A, R? MOV A, R? MOV A, MM MOV A, #II MOV R?, A MOV R?, A MOV MM, A MOV R?, #II JC MM JZ MM JMP MM CALL MM RET 移位指令： 中断返回指令： 输入/输出指令： RR A RL A RRC A RLC A RETI READ MM WRITE MM IN OUT 模型机寻址方式模型机的寻址方式指令举例说明累加器寻址操作数累加器A。 例如“CPL A”是将累加器A的值取反，还有些是隐含寻址累加器A； 例如“OUT”是

5、将累加器A的值输出到输出端口寄存器OUT。 寄存器寻址参与运算的数据在R0-R3的寄存器中。 例如“ADD A,R0”是将寄存器R0的值加上累加器A的值，再存入累加器A中 。寄存器间接寻址参与运算的数据在寄存器EM中，数据的地址在寄存器R0-R3中。 例如“MOV A,R1”是将寄存器R1的值作为地址，把存储器EM中该地址的内容送入累加器A中。 存储器直接寻址将存储器EM中，数据的地址为指令的操作数。 例如“AND A,40H”40H单元的数据与累加器A的值作逻辑与运算，结果存入累加器A。 立即数寻址参与运算的数据位指令的操作数。 例如“SUB A,#10H”从累加器A中减去立即数10H，结果

6、存入累加器A。 模型机指令格式 助记符机器码1机器码2指令说明_FATCH- 000000xx 实验机占用，不可修改。复位后，所有寄存器清0，首 先执行 _FATCH_ 指令取指 ADD A, R? 000100xx 将寄存器R?的值加入累加器A中 （2）该模型机微指令系统的特点（包括其微指令格式的说明等）：该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。模型机微指令格式助记符 状态微地址微程序数据输出数据打入地址输出 运算器 移位控制 µPC PC _

7、FATCH_ T0 00 CBFFFF 指令寄存器IR PC输出 A输出 写入 +1 01 FFFFFF A输出+1 02 FFFFFF A输出+1 03 FFFFFF A输出+1 模型机微指令格式的说明模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。这24位操作控制信号的功能如

8、下表所示：（按控制信号从左到右的顺序依次说明）控制信号控 制 信 号 的 说 明XRD外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。EMWR程序存储器EM写信号。EMRD程序存储器EM读信号。PCOE将程序计数器PC的值送到地址总线ABUS上。EMEN将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。IREN将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器PC。EINT中断返回时清除中断响应和中断请求标志，便于下次中断。ELPPC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。

9、MAREN将数据总线DBUS上数据打入地址寄存器MAR。MAROE将地址寄存器MAR的值送到地址总线ABUS上。OUTEN将数据总线DBUS上数据送到输出端口寄存器OUT里。STEN将数据总线DBUS上数据存入堆栈寄存器ST中。RRD读寄存器组R0R3，寄存器R?的选择由指令的最低两位决定。RWR写寄存器组R0R3，寄存器R?的选择由指令的最低两位决定。CN决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。FEN将标志位存入ALU内部的标志寄存器。X2X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。X1X0WEN将数据总线DBUS的值打入工作寄存器W中。AEN将数据总

10、线DBUS的值打入累加器A中。S2S2、S1、S0三位组合决定ALU做何种运算。S1S0COP2000中有7个寄存器可以向数据总线输出数据, 但在某一特定时刻只能有一个寄存器输出数据. 由X2,X1,X0决定那一个寄存器输出数据。X2 X1 X0输出寄存器0 0 0IN_OE 外部输入门0 0 1IA_OE 中断向量0 1 0ST_OE 堆栈寄存器0 1 1PC_OE PC寄存器1 0 0D_OE 直通门1 0 1R_OE 右移门1 1 0L_OE 左移门1 1 1没有输出COP2000中的运算器由一片EPLD实现. 有8种运算, 通过S2,S1,S0来选择。运算数据由寄存器A及寄存器W给出,

11、 运算结果输出到直通门D。S2 S1 S0功能0 0 0A+W 加0 0 1A-W 减0 1 0A|W 或0 1 1A&W 与1 0 0A+W+C 带进位加1 0 1A-W-C 带进位减1 1 0A A取反1 1 1A 输出A2. 计算机中实现乘法和除法的原理（1）无符号乘法 实例演示（即，列4位乘法具体例子演算的算式）：0 1 1 1 ；被乘数07× 0 1 0 1 ；乘数05 0 0 0 0 ；中间结果（R0）初始值设为0 0 1 1 1 ；乘数0101最低位为1，R0<-R0+0111，；被乘数左移，乘数右移一位为0010。 0 1 1 1 ；中间结果(R0=7)

12、 0 0 0 0 ；乘数最低位为0，加0 ，R0不变；被乘数左移一位，乘数右移一位为0001 0 0 1 1 1 ；中间结果(R0=8) 0 1 1 1 ；乘数最低位为1，R0<-R0+100000，；被乘数左移一位，乘数右移一位为0000 1 0 0 0 1 1 ；中间结果R0=35 0 0 0 0 ；乘数最低位为0，加0，R0不变；被乘数左移一位，乘数右移一位0000。 （0） 0 1 0 0 0 1 1 ；计算完毕，结果为0100011 即：0111×0101=01000011（23十进制是35）硬件原理框图：算法流程图：在模型机上实现无符号数乘法运算时，采用“加法移位”

13、的重复运算方法。因此，无符号乘法的算法流程图如下图所示：（2）无符号除法实例演示（即，列4位除法具体例子演算的算式）： 0 1 0 1 11 0 0 1 0 1 1 0 0 1 0 0 ；被除数 1 0 0 1 ；除数 ；减去除数1 1 0 1 0 ；余数为负，C=1,商上0 1 0 0 1 ；商左移一位,除数右移一位；加上除数0 0 0 1 1 1 ；余数为正，C=0,商上1 1 0 0 1 ；商左移一位,除数右移一位 ；减去除数 1 1 1 1 1 0 0 ；余数为负，C=1,商上01 0 0 1 ；商左移一位,除数右移一位；加上除数0 0 0 0 1 0 1 0 ；余数为正，C=0,商上

14、1 1 0 0 1 ；商左移一位,除数右移一位 ；减去除数 0 0 0 0 0 0 0 1 ；余数为正，C=0,商上1，余数为1 ；余数为正不用处理即：01100100/1001=10110001(100/9=111)硬件原理框图： 算法流程图：在模型机上实现无符号数除法运算时，采用“加减交替算法”的运算方法。因此，无符号除法的算法流程图下图所示：3对应于以上算法如何分配使用COP2000实验仪中的硬件（1）无符号乘法符号乘法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：硬件名称实现算法功能描述寄存器R0 初始化时，用来存放被乘数； 在程序执行的过程中，用来存放向左移位后的被乘数

15、。寄存器R1初始化时，用来存放乘数； 在程序执行的过程中，用来存放向右移位后的乘数。寄存器R2计算时用来存放部分积和最后的积累加器A执行ADD A,R?（加法）、SHL R?（左移一位）、SHR R?（右移一位）等命令时所必须使用的寄存器。寄存器W执行ADD A,R?（加法）、TEST R?,#II（测试R2的末位）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按

16、顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令。输出寄存器OUT可以将运算结果输出到输出寄存器OUT（本实验未用）。（2）无符号除法 无符号除法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：硬件名称实现算法功能描述寄存器R0初始化时，用来存放被除数和计算后的余数。寄存器R1 初始化时，用来存放除数； 在程序执行的过程中，用来存放向右移位后的除数。寄存器R2在程序执行过程中，用来保存当前算

17、得的商。寄存器R3当作计数器使用，用来控制程序是否结束。累加器A 计算时用来存放中间结果； 执行ADD A,R?（加法）、SUB A,R?（减法）等命令时所必须使用的寄存器。寄存器W执行SUB A,R?（减法）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据

18、时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令。输出寄存器OUT可以将运算结果输出到输出寄存器OUT（本实验未用）。4在COP2000集成开发环境下设计全新的指令/微指令系统设计结果如表所示（可按需要增删表项）（1） 新的指令集（设计两个不同指令集要分别列表）助记符机器码1机器码2指令说明_FATCH_ 000000XX 00-03实验机占用，不可修改。复位后，所有寄存器清0首先执行 _FATCH_ 指令取指。 MOV R? ,#II 000001XX 04-07II 将立即数II送入寄存器R?中。 MOV

19、 R?,A000010XX 08-0B将寄存器A内容送入寄存器R?中。MOV A,R?000011XX 0C-0F将寄存器R?内容送入寄存器A中。ADD R?,A000100XX 10-13将寄存器R?中的数据与A中的内容相加，结果存入R?中。ADD A,R?000101XX 14-17将寄存器A中的数据与R?中的内容相加，结果存入A中。SUB A,R?000110XX 18-1B将寄存器A中的数据与R?中的内容相减，结果存入A中 。AND R?,#II000111XX 1C-1FII将寄存器R?中的数据与立即数相与,结果存入R?。NOT R?001000XX 20-23将寄存器R?中的数据取

20、反。RL R?001001XX 24-27将寄存器R?中的数据逻辑左移一位。RR R?001010XX 28-2B将寄存器R?中的数据逻辑右移一位。RLC R?001011XX 2C-2F将寄存器R?中的数据带进位左移一位。RRC R?001100XX 30-33将寄存器R?中的数据带进位右移一位。CLR R?001101XX34-37将寄存器R?中的内容清零。TEST R?001110XX 38-3B测试寄存器R?中的内容是否为清零。ENDP001111XX 3C-3F程序结束。JC MM010000XX 40-43进位跳转：CF=1时跳转。JZ MM010001XX 44-47零跳转：ZF

21、=1时，跳转。JMP MM010010 48-4B无条件跳转。（2） 新的微指令集助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制mPCPC_FATCH_ TO 00 CBFFFF 浮空指令寄存器IR PC输出 A输出 写入 +1 01 FFFFFF 浮空浮空A输出 +1 02 FFFFFF 浮空浮空A输出 +1 03 FFFFFF 浮空浮空A输出 +1 MOV R? ,#II T1 04 C7FBFF 存储器值EM 寄存器R？ PC输出 A输出 +1 +1 T0 05 CBFFFF 浮空指令寄存器IR PC输出 A输出写入+1 06FFFFFF浮空A输出+1 +1 07FFFFF

22、F浮空A输出+1 +1 MOV R?,AT108FFFB9FALU直通寄存器R?浮空A输出+1T009CBFFFF浮空指令寄存器IRPC输出A输出写入+1 0AFFFFFF浮空浮空A输出+10BFFFFFF浮空浮空A输出+1MOV A,R?T10CFFF7F7寄存器值R?寄存器A浮空A输出+1T00DCBFFFF浮空寄指令寄存器IRPC输出A输出写入+1 0EFFFFFF浮空浮空A输出+10FFFFFFF浮空浮空A输出+1ADD R?,AT210FFF7EF寄存器值R？寄存器W浮空A输出+1T111FFFB98ALU直通寄存器R?浮空加运算+1T012CBFFFF浮空指令寄存器IRPC输出A输

23、出写入+113FFFFFF浮空浮空A输出+1ADD A,R?T214FFF7EF寄存器值R? 寄存器W浮空A输出+1T115FFFE90ALU直通寄存器A标志位C,Z浮空加运算+1T016CBFFFF浮空指令寄存器IRPC输出A输出写入+117FFFFFF浮空浮空A输出+1SUB A,R?T218FFF7EF寄存器值R？寄存器W浮空A输出+1T119FFFE91ALU直通寄存器A标志位C,Z浮空减运算+1T01ACBFFFF浮空指令寄存器IRPC输出A输出写入+11BFFFFFF浮空浮空A输出+1AND R?,#IIT31CC7FFEF存储器值EM寄存器WPC输出A输出+1T21DFFF7F7

24、寄存器值R?寄存器A浮空A输出+1T11EFFFB9BALU直通寄存器R?浮空与运算+1T01FCBFFFF浮空指令寄存器IRPC输出A输出写入+1NOT R?T220FFF7F7寄存器值R?寄存器A浮空A输出+1T121FFFB9EALU直通寄存器R?浮空A取反+1T022CBFFFF浮空指令寄存器IRPC输出A输出写入+123FFFFFF浮空浮空A输出+1RL R?T224FFF7F7寄存器值R？寄存器A浮空A输出+1T125FFF8DFALU左移寄存器R? 标志位C,Z浮空A输出左移+1T026CBFFFF浮空指令寄存器IRPC输出A输出写入+127FFFFFF浮空浮空A输出+1RR R

25、?T228FFF7F7寄存器值R？寄存器A浮空A输出+1T129FFF8BFALU右移寄存器R? 标志位C,Z浮空A输出右移+1T02ACBFFFF浮空指令寄存器IRPC输出A输出写入+12BFFFFFF浮空浮空A输出+1RLC R?T22CFFF7F7寄存器值R？寄存器A浮空A输出+1T12DFFFADFALU左移寄存器R? 标志位C,Z浮空A输出带进位左移+1T02ECBFFFF浮空指令寄存器IRPC输出A输出写入+12FFFFFFF浮空浮空A输出+1RRC R?T230FFF7F7寄存器值R？寄存器A浮空A输出+1T131FFFABFALU右移寄存器R? 标志位C,Z浮空A输出带进位右移

26、+1T032CBFFFF浮空指令寄存器IRPC输出A输出写入+133FFFFFF浮空浮空A输出+1CLR R?T334FFF7F7寄存器值R？寄存器A浮空A输出+1T235FFF7EF寄存器值R？寄存器W浮空A输出+1T136FFFB99ALU直通寄存器R？浮空减运算+1T037CBFFFF浮空指令寄存器IRPC输出A输出写入+1TEST R?T338FFF7F7寄存器值R？寄存器A浮空A输出+1T239FFF7EF寄存器值R？寄存器W浮空A输出+1T13AFFFE92ALU直通寄存器A,标志位C,Z浮空或运算+1T03BCBFFFF浮空指令寄存器IRPC输出A输出写入+1ENDPT03CCBFFFF浮空指令寄存器IRPC输出A输出写入+13DFFFFFF浮空浮空A输出+13EFFFFFF浮空浮空A输出+13FFFFFFF浮空浮空A输出+1JC MMT140C6FFFF存贮器值EM寄存器PCPC输出A输出+1写入T041CBFFFF浮空指令寄存器IRPC输出A输出写入+142FFFFFF浮空浮空A输出+143FFFFFF浮空浮空A输出+1JZ MMT144C6FFFF存贮器值EM寄存器PCPC输出A输出+1写入T04