第11章、门电路和组合逻辑电路

1、第第11章章 门电路和组合逻辑电路门电路和组合逻辑电路11.1 概述概述11.2 半导体二极管和三级管的开关作用半导体二极管和三级管的开关作用11.3 基本逻辑门电路基本逻辑门电路11.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计11.5 常用的组合逻辑电路常用的组合逻辑电路（2-1） 用以实现基本逻辑运算和复合逻辑运算的单元电路用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。通称为门电路。 基本逻辑门电路基本逻辑门电路 与门、或门、非门与门、或门、非门 常用门电路常用门电路 与门、或门、非门与门、或门、非门 与非门、或非门、与或非门、异或、同或与非门、或非门、与或非门、异或

2、、同或在电子电路中，用高、低电平分别表示在电子电路中，用高、低电平分别表示1 1和和0 0两种两种逻辑状态。逻辑状态。11.1 概述概述（2-2）正逻辑与负逻辑正逻辑与负逻辑正逻辑：用高电平表示逻辑正逻辑：用高电平表示逻辑1，用低电平表示逻辑，用低电平表示逻辑0负逻辑：用低电平表示逻辑负逻辑：用低电平表示逻辑1，用高电平表示逻辑，用高电平表示逻辑0正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于负逻辑或门等。（负逻辑或门等。（1表示条件满足、结果发生）表示条件满足、结果发生）A B Y00 001 010 011 1A B Y1111

3、01011000正与门正与门负或门负或门VAVBVY0V 0V 0V0V 3V 0V3V 0V 0V3V 3V 3V用正逻辑用正逻辑用负逻辑用负逻辑（2-3） 在数字系统的逻辑设计中，若采用在数字系统的逻辑设计中，若采用NPNNPN晶体管和晶体管和NMOSNMOS管管, ,电电源电压是正值，一般采用正逻辑。源电压是正值，一般采用正逻辑。 若采用的是若采用的是PNPPNP管和管和PMOSPMOS管，电源电压为负值，则采用负管，电源电压为负值，则采用负逻辑比较方便。逻辑比较方便。 今后除非特别说明，一律采用正逻辑。今后除非特别说明，一律采用正逻辑。 逻辑电平逻辑电平高电平高电平V VH H：大于给

4、定电平值的电压范围（：大于给定电平值的电压范围（2V2V5V5V） 输入高电平输入高电平V VIHIH 输出高电平输出高电平V VOHOH 低电平低电平V VL L：小于给定电平值的电压范围（：小于给定电平值的电压范围（0V0V0.8V0.8V） 输入低电平输入低电平V VILIL 输出低电平输出低电平V VOLOL（2-4） 高电平和低电平都是对应的一段电压范围，因此在高电平和低电平都是对应的一段电压范围，因此在数字电路中，对数字电路中，对电子元件、器件参数精度的要求及其电电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。源的稳定度的要求比模拟电路要低。正逻辑正逻辑015V2

5、V0.8V 0V负逻辑负逻辑015V2V0.8V 0V（2-5）VI控制开关控制开关S的通、断。的通、断。S断开，断开，VO为高电平；为高电平；S接通，接通，VO为低电平。为低电平。 用来获得高、低输出电平的基本开关电路用来获得高、低输出电平的基本开关电路：缺点：功耗比较大。缺点：功耗比较大。S接通，输出为接通，输出为VOL时，功耗时，功耗 改进：采用互补开关电路。改进：采用互补开关电路。VI同时控制开关同时控制开关S的通、断。的通、断。S2断开断开, S1接通接通, VO为高电平为高电平;S1断开断开, S2接通接通,VO为低电平。为低电平。 静态功耗静态功耗00互补开关电路互补开关电路在数

6、字集成电在数字集成电路中广泛应用路中广泛应用（2-6）RVCC/2VISVIS理想开关：理想开关：开关闭合时：R=0 V=0开关断开时：R= I=0开关时间：t=0 实际使用的开关为晶体二极管、三极管以及场效应管实际使用的开关为晶体二极管、三极管以及场效应管等电子器件。等电子器件。 （2-7）11.2 半导体二极管和三极管的开关作用半导体二极管和三极管的开关作用11.2.1 半导体二极管的开关作用半导体二极管的开关作用二极管的单向导电性二极管的单向导电性，即外加正向电压时二极管导，即外加正向电压时二极管导通，外加反向电压时二极管截止。通，外加反向电压时二极管截止。相当于一个相当于一个受外加电压

7、极性控制的开关。受外加电压极性控制的开关。EDSRRII)(a)(bEiu（2-8）11.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性11.2.1 半导体二极管的开关作用半导体二极管的开关作用二极管的单向导电性二极管的单向导电性，即外加正向电压时二极管导，即外加正向电压时二极管导通，外加反向电压时二极管截止。通，外加反向电压时二极管截止。相当于一个相当于一个受外加电压极性控制的开关。受外加电压极性控制的开关。DSRRIIEEiu（2-9）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCC

8、RUUCC1 1、放大状态、放大状态发射结正偏，集电结反偏。发射结正偏，集电结反偏。BCII11.2.2 晶体管的开关作用晶体管的开关作用（2-10）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1静态工作点静态工作点Q Q上升，上升到上升，上升到Q Q1 1时，晶体管进入饱和状态。时，晶体管进入饱和状态。晶体管失去了电流放大作用。晶体管失去了电流放大作用。BCII ，IB2 2、饱和状态、饱和状态11.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-11）RBEBRCTIBICU

9、CE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ10.3VUUIIIICE(sat)CEC(sat)CCB2 2、饱和状态、饱和状态集电结正向偏置集电结正向偏置11.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-12）RBEBRCTIBICUCE+UCC饱和状态的特征饱和状态的特征：饱和条件 、II1)C(sat)B向偏置； 发射结和集电结都正 、2)CCCCCE(sat)CCC(sat)RURUUI3) 、0U 4)CE(sat)晶体管饱和状态的开关作用晶体管饱和状态的开关作用：当晶体管饱和时，当晶体管

10、饱和时，U UCE(sat)CE(sat)00，发射极与集电极，发射极与集电极之间如同一个之间如同一个开关接通开关接通，其间电阻很小。，其间电阻很小。11.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-13）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1。 0， U 可靠截止 保证 。为 0， I 0IBECB静态工作点静态工作点Q Q下降，下降到下降，下降到Q Q2 2时，晶体管进入截止状态。时，晶体管进入截止状态。，B I3 3、截止状态、截止状态Q211.2.2 半导体三

11、极管的开关特性半导体三极管的开关特性（2-14）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1Q2晶体管截止状态的开关作用晶体管截止状态的开关作用：当晶体管截止时，当晶体管截止时，I IC C00，发射极与集电极之间，发射极与集电极之间如同一个如同一个开关断开开关断开，其间电阻很大。，其间电阻很大。11.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-15）R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：三极管的开关特性：11.2.2 半导体三极管的开关特性半导

12、体三极管的开关特性（2-16）总结总结：数字电路就是利用晶体管的开关作用进行数字电路就是利用晶体管的开关作用进行工作的。晶体管时而从截止跃变到饱和，工作的。晶体管时而从截止跃变到饱和，时而从饱和跃变到截止；不是工作在饱和时而从饱和跃变到截止；不是工作在饱和状态，就是工作在截止状态，只是在饱和状态，就是工作在截止状态，只是在饱和和截止两种工作状态转换的瞬间才经过放和截止两种工作状态转换的瞬间才经过放大状态。大状态。11.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-17）11.3 基本逻辑门电路基本逻辑门电路在电子电路中，逻辑门电路是由半导体二极管在电子电路中，逻辑门电路是由半导体二

13、极管或三极管实现的，在逻辑门电路中，有分立元或三极管实现的，在逻辑门电路中，有分立元件电路，也有集成门电路。件电路，也有集成门电路。（2-18） 11.3.1分立元件门电路分立元件门电路0V3VYABVCC=+5VD13kRD2&ABY=ABVAVBVY0V0V0V3V3V0V3V3VABY00011011电压功能表真值表0.7V0.7V0.7V3.7V00011.二极管与门二极管与门（2-19）2.二极管或门二极管或门0V3VABYDD12R3kABY=A+B1电压功能表VAVBVY0V0V0V3V3V0V3V3V真值表ABY000110110V2.3V2.3V2.3V0111（2-

14、20）3 三极管非门三极管非门+Vcc+T123cbeRcRbViIBICVO电压功能表VIVO0V5V5V0.3V真值表AY0110AY=A1符号符号（2-21）CBAL4.分立元件复合门电路分立元件复合门电路工作原理：工作原理： （1）当）当A、B、C全接高电平全接高电平5V时，二极管时，二极管D1D3都截止，而都截止，而D4、D5和和T导通，且导通，且T为为饱和饱和导通导通， VL=0.3V=0.3V，即输出低电平。，即输出低电平。（2）A、B、C中只要有一个为低电平中只要有一个为低电平0.3V时，则时，则VP1V，从而使，从而使D4、D5和和T都截止，都截止，VL=VCC=5V，即输出

15、高电平。，即输出高电平。所以该电路满足与非逻辑关系，即：所以该电路满足与非逻辑关系，即：ABCL+VDDD123DD1R23CC（ +5V）R1RcT45P3k1k4.7k（2-22）1、体积大、工作不可靠。、体积大、工作不可靠。2、需要不同电源。、需要不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。（2-23）数字集成电路：数字集成电路：在一块半导体基片上制作出一个完整的逻在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且

16、价格出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。便宜的特点。 TTL型电路：型电路：输入端和输出端都采用了三极管结构，称之输入端和输出端都采用了三极管结构，称之为为: 三极管三极管三极管逻辑电路（三极管逻辑电路（Transistor Transistor Logic），简称为），简称为TTL电路。电路。11.3.2 TTL集成门电路集成门电路 按照集成度的高低，将集成电路分为以下几类：按照集成度的高低，将集成电路分为以下几类：小规模小规模集成电路：集成电路：100个以下个以下(元件和连线）元件和连线）( Small Scale Integration :SSI ) 中规模

17、中规模集成电路：几百个（集成电路：几百个（Medium Scale Integration :MSI )大规模大规模集成电路：几千个集成电路：几千个 （ Large Scale Integration :LSI )超大规模超大规模集成电路：一万个以上（集成电路：一万个以上（Very Large Scale Integration VLSI ） （2-24）1、TTL “与非与非” 门电路门电路多发射极多发射极晶体管晶体管二极管二极管“与与”门门CBAYABYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V（2-25）1、任一输入为低电平、任一输入为低电平

18、“0”（0.3V）时）时“0”不足以让不足以让T2、T5导通导通发射结发射结 正向偏置正向偏置1V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC三个三个PN结结导通需导通需2.1V1、TTL “与非与非” 门电路门电路（2-26）ABCB1C1R1+5V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCuo1、任一输入为低电平、任一输入为低电平“0”（0.3V）时）时“0”1Vuo=5uR2ube3ube4 3.4V 高电平高电平“1”！1、TTL “与非与非” 门电路门电路（2-27）“1”高电位高电位“1”全反偏全反偏 1V2、输入全为高电平、输入全为高电平“1

19、”（3.4V）时）时+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC截止截止全导通全导通1、TTL “与非与非” 门电路门电路（2-28）“1”全反偏全反偏 1V2、输入全为高电平、输入全为高电平“1”（3.4V）时）时+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC全导通全导通饱和饱和VY=0.3V低电平低电平“0”高电位高电位“1”1、TTL “与非与非” 门电路门电路（2-29）TTL与非门电路与非门电路F=A B C & &A AB BY Y符号：符号：C C（2-30）结构特点：结构特点：组合逻辑电路仅仅由门电路组成，电路中无记组合逻辑电路

20、仅仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。忆元件，输入与输出之间无反馈。 时序逻辑电路电路中有记忆元件，输入与输出时序逻辑电路电路中有记忆元件，输入与输出之间有反馈。之间有反馈。11.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计数字电路按其完成逻辑功能的不同特点，可划分为组合逻数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。辑电路和时序逻辑电路两大类。11.4.1 组合逻辑电路特点组合逻辑电路特点组合逻辑电路（功能特点）：组合逻辑电路（功能特点）：该电路在任一时刻输出的该电路在任一时刻输出的稳定状态，仅取决于该时刻的输入信号，而稳定状态，仅

21、取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。与输入信号作用前电路所处的状态无关。时序逻辑电路（功能特点）：时序逻辑电路（功能特点）：任一时刻的输出信号不但任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路取决于当时的输入信号，而且还取决于电路原来所处的状态。原来所处的状态。（2-31）11.4.1 组合逻辑电路的特点组合逻辑电路的特点11.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计组合逻辑电路.2AnA.1Y2Y1A 组合逻辑电路框图mY图中表示图中表示A A1 1A An n表示输入变量，表示输入变量，Y Y1 1Y Ym m表示输出变量。输出变表示输出

22、变量。输出变量与输入变量之间的逻辑关量与输入变量之间的逻辑关系可以用逻辑函数表示：系可以用逻辑函数表示： ).A(.).A().A(2121222111nmmnnAAfFAAfFAAfF，（2-32）=1=1ABSCOCI&11BAICBASBACBACIOICBAABCI输出信号输出信号S、CO仅仅与输入信号有关系。仅仅与输入信号有关系。例如例如：（2-33）组合逻辑电路逻辑功能的描述：组合逻辑电路逻辑功能的描述：真值表、逻辑函数式、逻辑图、卡诺图真值表、逻辑函数式、逻辑图、卡诺图如上例：逻辑函数式、逻辑图如上例：逻辑函数式、逻辑图真值表真值表ABCISCO0000000110010

23、100110110010101011100111111功能功能全加器全加器（2-34）11.4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 分析组合逻辑电路分析组合逻辑电路,一般是根据已知的逻辑电路一般是根据已知的逻辑电路,找出其逻找出其逻辑函数表达式辑函数表达式,或写出其真值表或写出其真值表,从而了解其电路的逻辑功能从而了解其电路的逻辑功能 有时分析的目的在于检验所设计的逻辑电路是否能实现预有时分析的目的在于检验所设计的逻辑电路是否能实现预定的逻辑功能。定的逻辑功能。分析过程一般包含分析过程一般包含4个步骤个步骤：1、组合逻辑电路的分析方法、组合逻辑电路的分析方法电

24、路电路电路的逻辑功能电路的逻辑功能(真值表真值表)（2-35）例例1 1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。解：（解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量便，借助中间变量P。ABCAPBPCPABCP CPBPAPYPCBAABCCBA（2-36）（2）化简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。（4 4）分析逻辑功能）分析逻辑功能 ： 当当A A、B B、C C三个变量不一致三个变量不一致时，电路输出为时，电路输出为“1”1”，所以，所以这个电路

25、称为这个电路称为“不一致电不一致电路路”。ABCY000001010011100101110111ABCCBAYABCCBAABCCBAABCCBA00111111（2-37） 分析组合逻辑电路的一般步骤：分析组合逻辑电路的一般步骤：用文字或符号标出各个门的输入或输出。用文字或符号标出各个门的输入或输出。从输入端到输出端逐级写出输出函数对输入变量的逻辑从输入端到输出端逐级写出输出函数对输入变量的逻辑函数表达式，也可由输出端向输入端逐级推导，最后得函数表达式，也可由输出端向输入端逐级推导，最后得到以输入变量表示的输出逻辑函数表达式。到以输入变量表示的输出逻辑函数表达式。用逻辑代数或卡诺图化简或变

26、换各逻辑函数表达式，或用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或列列 出真值表。出真值表。根据真值表或逻辑函数表达式确定电路的逻辑功能。根据真值表或逻辑函数表达式确定电路的逻辑功能。（2-38）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 1、由逻辑图写出逻辑式、由逻辑图写出逻辑式方法：从输入端到输出端，依次写出各个门的逻辑式，方法：从输入端到输出端，依次写出各个门的逻辑式，最后写出输出变量最后写出输出变量Y的逻辑式。的逻辑式。ABY&G1&G2&G3&G4XY1Y2（2-39）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 ABY&G1

27、&G2&G3&G4XY1Y21、由逻辑图写出逻辑式、由逻辑图写出逻辑式ABX G1门：门：ABAAXY1G2门：门：ABBBXY2G3门：门：ABBABAYYY21G4门：门：对逻辑式进对逻辑式进行化简！行化简！（2-40）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式、由逻辑图写出逻辑式ABBABAYYY21ABBABAABBABA)BAB()BAA(BBABBAAAABBA反演律！反演律！（2-41）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 ABY&

28、G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表、由逻辑式列出逻辑状态表ABBAYA B Y 0 0 0 1 1 0 1 1 1（2-42）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表、由逻辑式列出逻辑状态表ABBAYA B Y 0 0 0 1 1 0 1 1 11（2-43）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表、由逻辑式列出逻辑状态表ABBA

29、YA B Y 0 0 0 1 1 0 1 1 11其余填其余填“0”！00（2-44）例例2：分析下图的逻辑功能。：分析下图的逻辑功能。 ABY&G1&G2&G3&G4XY1Y23、分析逻辑功能、分析逻辑功能ABBAYA B Y 0 0 0 1 1 0 1 1 11：当输入：当输入A A、B B不同时，不同时，输出为输出为“1”1”；当输入当输入A A、B B相同时相同时，输出为，输出为“0”0”。“异或异或”门电路门电路00BA=1（2-45）例例3：分析下图的逻辑功能。分析下图的逻辑功能。 ABABBABABABABAFBABABABA&ABF11G

30、1G2G3G4G5A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表同或门电路同或门电路BAF（2-46）任务要求任务要求实现逻辑功能的实现逻辑功能的最简单的逻辑电路最简单的逻辑电路分析步骤：分析步骤：11.4.3 组合逻辑电路的设计组合逻辑电路的设计b、定义输入和输出变量的逻辑状态（、定义输入和输出变量的逻辑状态（1和和0）。）。3、选择组成逻辑图的器件类型。、选择组成逻辑图的器件类型。可选用可选用小规模集成门电小规模集成门电路路组成相应的逻辑电路，也可选用组成相应的逻辑电路，也可选用中规模集成的常用逻辑器件中规模集成的常用逻辑器件或或可编程逻辑器件可编程逻辑器件等构成

31、相应的逻辑电路。等构成相应的逻辑电路。2、根据逻辑状态表写出逻辑表达式；、根据逻辑状态表写出逻辑表达式；1、进行逻辑抽象。、进行逻辑抽象。a、确定输入变量和输出变量。、确定输入变量和输出变量。事件的原因为输入变事件的原因为输入变量，事件的结果为输出变量。量，事件的结果为输出变量。c、根据逻辑要求，列逻辑状态表；、根据逻辑要求，列逻辑状态表；逻辑器件的数目、种类、器件之间的连线都最少。逻辑器件的数目、种类、器件之间的连线都最少。（2-47）任务要求任务要求最简单的逻辑电路最简单的逻辑电路b、使用中规模集成的常用组合逻辑电路时，需要将逻、使用中规模集成的常用组合逻辑电路时，需要将逻辑函数变换为适当

32、的形式，以便能用最少的器件辑函数变换为适当的形式，以便能用最少的器件和最简单的连线接成所要求的逻辑电路。和最简单的连线接成所要求的逻辑电路。分析步骤：分析步骤：5、根据化简或变换后的逻辑函数式，画出逻辑图。、根据化简或变换后的逻辑函数式，画出逻辑图。4、将逻辑函数化简成适当的形式。、将逻辑函数化简成适当的形式。a、使用小规模集成的门电路进行设计时，需要将逻、使用小规模集成的门电路进行设计时，需要将逻辑函数化简成最简形式；辑函数化简成最简形式；11.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法（2-48）：设计三人表决电路（：设计三人表决电路（A、B、C）。每人）。每人有一个按键，如果同

33、意则按下，不同意有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。时指示灯亮，否则不亮。1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按时，不按时为为“0”。输出是。输出是Y，指示灯亮是，指示灯亮是“1”，否，否则是则是“0”。2、根据题意列出逻辑状态表、逻辑式、最根据题意列出逻辑状态表、逻辑式、最终画出逻辑图终画出逻辑图。（2-52）：设计三人表决电路（：设计三人表决电路（A、B、C）。每）。每人有一个按键，如果同意则按下，不同人有一个按键，如果

34、同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。意时指示灯亮，否则不亮。A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 逻辑状态表逻辑状态表1）、根据要求列出逻辑状态表）、根据要求列出逻辑状态表（2-53）任务：设计三人表决电路（任务：设计三人表决电路（A、B、C）。每）。每人有一个按键，如果同意则按下，不同人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。意时指示

35、灯亮，否则不亮。2）、根据逻辑状态表写出逻辑表达式）、根据逻辑状态表写出逻辑表达式ABCCABCBABCAYA B C Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 逻辑状态表逻辑状态表（2-54）任务：设计三人表决电路（任务：设计三人表决电路（A、B、C）。每）。每人有一个按键，如果同意则按下，不同人有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。意时指示灯亮，否则不亮。3）、将逻辑表达式化成最简式）、将逻辑表达式化成最简式ABCC

36、ABCBABCAY用卡诺图化简用卡诺图化简ABC000111100100100111ABBCCABCABYAC（2-55）4）、根据逻辑表达式画出逻辑图。）、根据逻辑表达式画出逻辑图。CABCABYB&AB 1Y&C&（2-56）5）任务扩展：如果设任务扩展：如果设A裁判为主裁判，该判决裁判为主裁判，该判决电路应该如何设计？电路应该如何设计？CABCAB CABCAB &AB&C&YCABCABY若用与非门实现若用与非门实现（2-61）在各种数字系统中，有些逻辑电路（编在各种数字系统中，有些逻辑电路（编码器、译码器、数据选择器、计数器、加码器、译

37、码器、数据选择器、计数器、加法器等等）经常大量出现，为了使用方便，法器等等）经常大量出现，为了使用方便，已经把这些逻辑电路制成了已经把这些逻辑电路制成了中、小规模集中、小规模集成的标准化集成电路产品成的标准化集成电路产品，可以直接使用，可以直接使用，而不用重复设计这些逻辑电路。而不用重复设计这些逻辑电路。下面分别介绍它们的工作原理和使用方下面分别介绍它们的工作原理和使用方法。法。11.5 常用的组合逻辑电路常用的组合逻辑电路（2-62）11.5.1 加法器加法器两个二进制数之间的算术运算无论是加、两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化成若减、乘、除，目前在数字

38、计算机中都是化成若干步加法运算进行。因此，加法器是构成算术干步加法运算进行。因此，加法器是构成算术运算器的基本单元。运算器的基本单元。二进制加法器可以用门电路组成的组合逻二进制加法器可以用门电路组成的组合逻辑电路来实现。辑电路来实现。（2-63）！注意：！注意：二进制的加法运算同逻辑加法运算的含义二进制的加法运算同逻辑加法运算的含义不同。前者是数的运算，而后者是逻辑运不同。前者是数的运算，而后者是逻辑运算。算。二进制加法：二进制加法：1+1=10逻辑加法：逻辑加法：1+1=1（2-64）二进制加法运算二进制加法运算的基本规则的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相

39、加，）最低位是两个数最低位的相加，不需考虑进位。不需考虑进位。（3）其余各位都是三个数相加，包括）其余各位都是三个数相加，包括加加数、被加数和低位送来的进位数、被加数和低位送来的进位。（4）任何位相加都产生两个结果：）任何位相加都产生两个结果：本本位和、向高位的进位位和、向高位的进位。（2-65）举例：举例：A=1011, B=1001, 计算计算A+B1 0 1 11 0 0 1+010110011（2-66）所谓所谓“半加半加”，就是只求本位的和，暂不管低位，就是只求本位的和，暂不管低位送来的进位数。送来的进位数。进位数进位数(C)半加本位半加本位和数和数(S)A+B 半加和半加和0+0=

40、0 00+1=0 11+0=0 11+1=1 0一、一、1 1位加法器位加法器1 1、半加器、半加器（2-67）用组合逻辑电路实现用组合逻辑电路实现“半加半加”ABCS00000101100111101、列出逻辑状态表、列出逻辑状态表2、由逻辑状态表写、由逻辑状态表写出逻辑表达式出逻辑表达式ABC BABAS一、一、1 1位加法器位加法器1 1、半加器、半加器（2-68）ABABCBABABABABABAS3、由逻辑表达式画出逻辑电路图（多用、由逻辑表达式画出逻辑电路图（多用“与非与非”门实现）门实现）A 1&B 1&S& 1C（2-69）ABC BABASBAA A、

41、B B相同时为相同时为“1 1”， A A、B B不同不同时为时为0 0。 “异或异或”门门3、由逻辑表达式画出逻辑电路图（多用、由逻辑表达式画出逻辑电路图（多用“与非与非”门实现）门实现）（2-70）ABS=1ABCOSC进位输出进位输出C&ABC BABASBA3、由逻辑表达式画出逻辑电路图（多用、由逻辑表达式画出逻辑电路图（多用“与非与非”门实现）门实现）（2-71）在数字电路中，所谓在数字电路中，所谓编码编码，就是把若干，就是把若干个个0和和1按一定规律编排起来组成不同的代按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号的码（二进制数）来表示某一对象或信号的过程

42、。过程。一位二进制代码有一位二进制代码有0和和1两种，可以表示两种，可以表示两个信号；两位二进制代码有两个信号；两位二进制代码有00、01、10和和11四种，可以表示四种信号；以此类推，四种，可以表示四种信号；以此类推， n位二进制代码就有位二进制代码就有2n个组合，可以表示个组合，可以表示2n个信号个信号。11.5.2 编码器编码器（2-72）目前经常使用的编码器有：目前经常使用的编码器有：普通编码器和优普通编码器和优先编码器先编码器。普通编码器中，任何时刻只允许输入一个编普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。码信号，否则输出将发生混乱。优先编码器中，允许同时输入

43、两个以上的编优先编码器中，允许同时输入两个以上的编码信息。码信息。一、普通编码器一、普通编码器（2-73）二进制编码器是将某种信号的输入编成二进二进制编码器是将某种信号的输入编成二进制代码输出的电路。制代码输出的电路。二进制普通编码器二进制普通编码器（2-74）例：例：将将I0、 I1、 I2、 I3、 I4、 I5、 I6、 I7八个输入八个输入信号编成对应的二进制代码输出。信号编成对应的二进制代码输出。1、确定二进制代码的位数、确定二进制代码的位数因为输入有八种信号，所以用因为输入有八种信号，所以用3位二进制代码位二进制代码输出（输出（2n=8，n=3）。这种编码器通常称为）。这种编码器通

44、常称为8/3线编码器。线编码器。3位二进制普位二进制普通编码器通编码器8线线3线编码器线编码器0I1I2I3I4I5I6I7I0Y1Y2Y框图框图（2-75）2、列编码表、列编码表编码表是把待编码的八个信号与对应的二进制代编码表是把待编码的八个信号与对应的二进制代码列成表格。这种对应关系是人为设定的。不唯一。码列成表格。这种对应关系是人为设定的。不唯一。因为普通编码要求每次只能输入一个编码信号，故状因为普通编码要求每次只能输入一个编码信号，故状态表中只能出现这些输入变量的取值组合，其他的取态表中只能出现这些输入变量的取值组合，其他的取值组合是不可能出现的，即它们对应的最小项为无关值组合是不可能

45、出现的，即它们对应的最小项为无关项。项。这组输入变量为约束变量这组输入变量为约束变量。（2-76）3、由编码表写出逻辑表达式、由编码表写出逻辑表达式7653765432107654321076543210765432102IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY7642765432107654321076543210765432101IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY7541765432107654321076543210765432100IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY（2-7

46、7）4、由逻辑式画出逻辑图、由逻辑式画出逻辑图Y21Y111Y0I7I6I5I4I3I2I1用与或门实现用与或门实现76542IIIIY76421IIIIY75410IIIIY（2-78）4、由逻辑式画出逻辑图、由逻辑式画出逻辑图76542IIIIY76421IIIIY75410IIIIY76547654IIIIIIII76427642IIIIIIII75417541IIIIIIIIY2Y1Y0用与非门实现用与非门实现1I17I6I5I4I3I2I1I1I21I31I41I51I61I7（2-79）4、由逻辑式画出逻辑图、由逻辑式画出逻辑图Y2Y1Y0用与非门实现用与非门实现1I17I6I5I

47、4I3I2I1I1I21I31I41I51I61I7注意注意：普通编码在任意时刻普通编码在任意时刻只允许一个信号输入。只允许一个信号输入。I1=1，其余为，其余为0时，时，输出：输出：001；I4=1，其余为，其余为0时，时，输出：输出：011；I1 I7全为全为0时时(I0)，输出：输出：000。（2-80）11.5.3 译码器译码器译码和编码的过程相反。编码是指将某译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进按其编码时

48、的原意译成对应的信号或十进制数码（输出）。制数码（输出）。（2-81）一、一、3-8线译码器线译码器3-83-8线译码器是一种全译码器（二进制译码器）。全译线译码器是一种全译码器（二进制译码器）。全译码器的输入是一组二进制代码，输出是一组与输入代码一码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高（低）电平。一对应的高（低）电平。3线线8线译码器线译码器0Y1Y2Y3Y4Y5Y6Y7Y2A1A0A3线线8线译码器线译码器框图框图（2-82）一、一、3-8线译码器线译码器根据根据3-83-8线译码器的逻辑功能可以列出它的逻辑真值表线译码器的逻辑功能可以列出它的逻辑真值表 （2-83）

49、一、一、3-8线译码器线译码器根据真值表可以写出逻辑函数式根据真值表可以写出逻辑函数式00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY（2-84）一、一、3-8线译码器线译码器根据逻辑函数式可以画出根据逻辑函数式可以画出3-83-8线译码器的逻辑图线译码器的逻辑图 00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y1113-8线译码

50、器的逻辑电路原理图（2-85）74LS138 3线线-8线译码器线译码器74LS138是用是用TTL与非门组成的与非门组成的3线线8线译码器。线译码器。74LS138 3线线8线译码器线译码器74LS138 3线线8线译码器线译码器框图框图0Y1Y2Y3Y4Y5Y6Y7Y2A1A0A1S2S3S（2-86）74LS138 3线线-8线译码器线译码器74LS138的逻辑电路图的逻辑电路图74LS138 3-8线译码器的电路原理图2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y1110S1S12S1SG（2-87）74LS138 3线线8线译码器功能表线译码器功能表0 01 11 11 11 11 1

51、1 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 1

52、1 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0输入输入输出输出0S21SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y高电平。所有的输出端被封锁在否则，译码器被禁止，态，时，译码器处于工作状、当控制端011210SSS（2-88）74LS138 3线线8线译码器功能表线译码器功能表地址输入形式送出。指定的输出线以反码的地址送来的数据只能通过由则从作为“地址”输入端，作为数据输入端，而将态时，如果把、当译码器处于工作状012001202AAASAAAS0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11

53、11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11

54、11 11 11 11 11 10 0输入输入输出输出0S21SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y（2-89）【例】试用两片【例】试用两片74LS138组成组成416线译码器，将输入的线译码器，将输入的4位二进位二进制代码译成制代码译成16个独立的低电平信号。个独立的低电平信号。例题的逻辑图S06S14S25A01A12A23Y015Y114Y213Y312Y411Y510Y69Y77S06S14S25A01A12A23Y015Y114Y213Y312Y411Y510Y69Y77748LS138()748LS138()1A0A1A2A30Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10

55、Y11Y12Y13Y14Y15Y1 分析：分析： 由由74LS138的逻辑功的逻辑功能表能表5.5.2可知，控制端条可知，控制端条件满足时译码器才能工作，件满足时译码器才能工作，否则译码器不工作。因此，否则译码器不工作。因此，可以用第可以用第4个代码输入端个代码输入端作为高位端，通过该端的作为高位端，通过该端的状态分别控制两片状态分别控制两片74LS138芯片的工作状态。芯片的工作状态。 （2-90）用译码器设计组合逻辑电路用译码器设计组合逻辑电路例：试用例：试用3线线8线译码器线译码器74LS138设计一个多输出设计一个多输出的组合逻辑电路。输出的逻辑函数式为：的组合逻辑电路。输出的逻辑函数

56、式为：CBABCACAZ1CBABCZ2ABCCBCBAZ4CBABAZ3（2-91）分析：分析：0012AAAm1012AAAm2012AAAm3012AAAm4012AAAm5012AAAm6012AAAm7012AAAm0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11

57、 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0输入输入输出输出1S32SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y当当S1=1，S2+S3=0（即译码器处于工（即译码器处于工作状态）时，若将作状态）时，若将A0、A1、A2作为作为输输入逻辑变量入逻辑变量，则，则8个个输出端输出端给

58、出的就是给出的就是这这3个个输入变量的全输入变量的全部最小项部最小项m0m7。利用附加的门电路利用附加的门电路将这些最小项适当将这些最小项适当地组合起来，便可地组合起来，便可实现任何形式的实现任何形式的三三变量组合逻辑函数变量组合逻辑函数。0Y1Y2Y3Y4Y5Y6Y7Y2A1A0A1S2S3S74LS138（2-92）解：解：将给出的逻辑函数表达式写成最小项之和的形式将给出的逻辑函数表达式写成最小项之和的形式65431mmmmCBABCACBACABCBABCACAZ7312mmmCBABCAABCCBABCZ74204mmmmABCCBACBACBAABCCBCBAZ5323mmmCBACBABCACBABAZ6543mmmm731mmm7420mmmm532mmm（2-93）解：解：画出逻辑电路图画出逻辑电路图65431mmmmZ7312mmmZ74204mmmmZ5323mmmZ0Y1Y2Y3Y4Y5Y6Y7YABC1S2S3S2