数字电路第2章习题解答

1、2-1一个电路如图2-43所示，其三极管为硅管，=20，试求：v1小于何值时，三极管T截止，v1大于何值时，三极管T饱和。n解：设vBE=0V时，三极管T截止。T截止时，IB=0。此时10)10(020IvVCCvIvORCR1R2T=2010k2k10k+10V-10V-VBB图2-43三极管电路vI=2VT临界饱和时，vCE=0.7V。此时mAI0465. 010207 . 010BSmAvII0465. 010)10(7 . 027 . 0IBSBvI=4.2V上述计算说明vI4.2V时，T饱和。 2-2 一个电路如图2-44所示。 已知VCC=6V，VCES=0.2V，ICS=10mA

2、，求集电极电阻RC的值。 已知三极管的=50、VBE =0.7V、输入高电平VIH=2V，当电路处于临界饱和时，Rb值应是多少？n解：kIVVR58. 0102 . 06CSCESCCCTRCRbVCCvIvO图2-44 三极管电路 临界饱和时，IB=IBS。 mAII2 . 05010CSBSkIVVR5 . 62 . 07 . 02BSBEIb2-3 在图2-6所示电路中，当电路其他参数不变，仅Rb减小时，三极管的饱和程度是减轻还是加深？仅RC减小时，三极管的饱和程度是减轻还是加深？n解：Rb减少时，IB增加，在IC不变的前提下，三极管的饱和程度加深了。nRC减小时，ICS增加，在IB不变

3、的前提下，三极管随着IC增加，饱和程度将减轻。2-4 为什么说TTL与非门输入端在以下三种接法时,在逻辑上都属于输入为0?n输入端接地; n输入端接低于0.8V的电源;n输入端接同类与非门的输出低电平0.4V。n解：因为TTL与非门的VILmax=0.8V，所以小于、等于0.8V的输入在逻辑上都为0。2-5 为什么说TTL与非门输入端在以下三种接法时,在逻辑上都属于输入为1?1.输入端接同类与非门的输出高电平3.6V;2.输入端接高于2V的电源;3.输入端悬空。解: TTL与非门的VIH(min)=2V，当vI2V时，逻辑上为1。此时，发射极电流不会从发射极流出。当输入端悬空时，因没有发射极电

4、流的通路，也不会有发射极电流从发射极流出，与输入端接高电平等效，故TTL门输入端悬空，逻辑上认为是1。2-6 在挑选TTL门电路时，都希望选用输入低电平电流比较小的与非门，为什么？n解：负载门的输入端电流小，驱动门的负载电流才小，才可能带更多的门。n2-7 在实际应用中，为避免外界干扰的影响，有时将与非门多余的输入端与输入信号输入端并联使用，这时对前级和与非门有无影响？n解：有影响。将使前级拉电流负载随并联输入端数成正比例增加。2-8 在用或非门时,对多余输入端的处理方法同与非门处理方法有什么区别?与非：接高电平；与非：接高电平；或非：接低电平。或非：接低电平。=A B=A +B2-9 异或门

5、能作为非门使用吗?为什么?AFBAFBBABAF，01所以一端接高电平即可构成非门电路。2-10 根据图2-7(a)TTL与非门的电压传输特性、输入特性、输出特性和输入端负载特性，求图中(b)中的vo1v o7的各个值。3.60.20123vI(V)vO(V)vO(V)iL(mA)00.40.20.60.8510 1520vI(V)iI(mA)-1.41.40123vI(V)RI(k)1.40123 (a)TTL与非门的电压传输特性、输入特性、输出特性和输入端负载特性2-10 根据图2-7(a)TTL与非门的电压传输特性、输入特性、输出特性和输入端负载特性，求图中(b)中的vo1v o7的各个

6、值。图2-45 TTL与非门的特性及门电路vO12V&vO4&vO53.6V300&vO23V0.3V&vO3悬空&vO64V4.7k&vO73.6VG1G2G10&111(b) TTL与非门的门电路2-13 图2-43中的(a)、(b)、(c) 三个逻辑电路的功能是否一样，并分别写出F1、F2、F3的逻辑表达式CAABCAABFCAABFCAABCAABF2-14写出图2-44中的各逻辑电路的输出F1、F2的逻辑表达式。CDEABEFCDFEABFGE11112G10高阻，高阻，G1G22-14写出图2-44中的各逻辑电路的输出F1、F

7、2的逻辑表达式。BCF 22-17已知几种门电路及其输入A、B的波形如图2-51(a)、(b)所示,试分别写出F1 F5的逻辑函数表达式，并画出它们的波形图。ABF 1BAF2BABAF3ABBAF4BABAF5ABF1F4F2F3F5题 2-17 波形图2-20 指出图2-52中个门电路的输出是什么状态? 已知门电路是74系列TTL电路。2-20 指出图2-52中个门电路的输出是什么状态?已知门电路是74系列TTL电路。n与非门的三个输入端接高电平，输出为Y1=0 n或非门的输入分别为高、低电平，输出为Y2=02-20 指出图2-52中个门电路的输出是什么状态?已知门电路是74系列TTL 电

8、路。或非门的输入一高一低，输出为Y4=0n与非门的输入端一接高电平，一接低电平，输出为Y3=1 2-20 指出图2-52中个门电路的输出是什么状态?已知门电路是74系列TTL电路 。n三态门的使能端输入无效电平，输出Y5为高阻态。 n三态门的使能端输入依然是无效电平，输出Y6为高阻态。 2-20 指出图2-52中个门电路的输出是什么状态 ?已知门电路是74系列TTL电路。n异或门的输入端一为高电平，一为低电平，输出Y7=1。n与或非门的三个输入端接高电平，一个输入为低电平，输出为Y8=0 2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。2-21 图2-53中所示门电路

9、均为CMOS电路，写出各电路输出的表达式。EDCBAF12-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。EDCBAF2a、b两图常用于扩展输入端。能否用于扩展TTL电路？为什么？2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。不能用于扩展TTL电路。在a图中，当C、D、E中有低电平输入时，分立元件与门输入到TTL电路的电平已大于其VILmax，在逻辑上可能相当于1，这样分立元件与门已实现不了“与”功能了。2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。不能用于扩展TTL电路。在b图中，当C、D、E均为低电平时，三个二

10、极管均截止，100k电阻会使TTL或非门输入相当于逻辑1，因而，分立元件或非门实现不了“或”运算。2-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。FEDCBAF32-21 图2-53中所示门电路均为CMOS电路，写出各电路输出的表达式。FEDCBAF4c、d两图也常用于扩展输入端。能否用于扩展TTL电路？为什么？可以用于扩展TTL电路。n只要满足F后接负载电路对nc图输出高电平VO比TTL电路输出高电平低一个二极管导通压降，即VO=VOH-VD；nd图输出低电平VO比TTL电路输出低电平高一个二极管导通压降，即VO=VOL+VD；n如果F的负载仍然是TTL电路。则不可

11、以。n因为在c图中输出高电平可能低于VIHmin；n而在d图中输出低电平可能高于VILmax。1-11判断下列逻辑运算是否正确?n若A+B=A，则B=0n若AB=AC，则B=Cn若1+B=AB，则A=B=1n解：A=1时，无论B=1或B=0，A=1，故运算错误。nA=0，无论B、C取何值，AB=AC=0 ，故运算错误。n1+B=1，A=B=1时，AB=1，故运算正确。填空n采用5V电压供电的 CMOS门的抗干扰噪声容限比5V电压供电的TTL门的抗干扰噪声容限要（ ）。nTTL门带同类门的负载能力比CMOS门带同类门的负载能力要（ ）。宽宽弱弱判断n判断下列各电路能否实现输出逻辑功能，能者，在括

12、号中打号，否则打号。对CMOS电路，图中给予标注，未加标注的为TTL电路。F1=AA1M （ ）CMOS&F2=AAVDD （ ）CMOS&判断F4=AA1 （ ）悬空AF6=AB （ ）F3=AA （ ）=1F5=AA10k （ ）&判断ABVCCF7 =A+B（ ）&F1=AB+CA10 （ ） BC1&判断TGTGvo1vo2vIDCMOSvo1=D vI（ ） vo2=D vI（ ）1要实现下面逻辑电路输出端的逻辑关系，请正确选择悬空端的输入。B0AAF=A+B1=1“1”F=A1要实现下面逻辑电路输出端的逻辑关系，请正确选择悬空端的输入。F=A

13、+BVCCRPABAB111F=A B&回答下列各题请 把 用 8 4 2 1 - B C D 码 表 示 的 十 进 制 数00110000.00100101(8421-BCD)转换为二进制数和十六进制数。用卡诺图法化简函数F(A,B,C,D) =m（3，5，6，7，10）约束条件：d（0，1，2，4，8）= 0。DCAABDCDBAF用公式法化简函数回答下列各题门电路组成的电路如图所示，请写出F1、F2的逻辑表达式，当输入如图所示信号波形时，画出F1、F2端的波形。 &EN&A1CBF1TTLB1EN=1ACF2TTL练习题1对于图示电路分别写出门电路为TTL和CM

14、OS时的输出F的表达式。 &EN&BCAFTTL20k练习题1 TTL电路：解：当C=1时，如果B=1，三态门输出低电平，将20k电阻短路，无论A为何值，输出F=1；当B=0时，三态门输出为1，与非门输出 &EN&BCAFTTL20kAF BACF当C=0时，三态门高阻，与非门输出 AF ACFACBACFT练习题1 CMOS电路：解：当C=1时，如果B=1，三态门输出低电平，将20k电阻短路，无论A为何值，输出F=1；当B=0时，三态门输出为1，将20k电阻上端提升，为高电平；与非门输出 &EN&BCAFCMOS20kAF BACF当C=0时，

15、三态门高阻，与非门输出F=1 CF CBACFC练习题2 试判断如图所示电路能否按各图所要求的逻辑关系正常工作？若不能正常工作，请做相应的改动。若电路接法有错，改电路；若电路正确但给定的逻辑关系不对，则写出正确的逻辑表达式。能正常工作的在图中括号内打“”，否则打“”。已知TTL门的IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V，CMOS门的VDD=5V，VOH/VOL=5V/0V，IOH/IOL=0.51mA/0.51mA。 练习题2 &ABTTL门RL15kF11ABCMOS门RL 5kF2VDD&ABTTL或CMOS门F3&CDABF 1B

16、AF2CDABF31ABTTL或CMOS门F41 &ABTTL OC门F5 &CD &ABTTL TS门F1 &ABENENC( ) ( ) ( )BAF4CDABF5)(6CABCBAF( ) ( ) ( )练习题2n解：题目主要是复习门电路的输出特性。对于一般TTL、CMOS门的输出端来说，不能直接相连实现逻辑与(线与)，同时输出端不能直接接地或接电源。带负载时输出高电平的拉电流和输出低电平的灌电流均受到一定的限制，其数值可通过查阅手册得到。TTL OC门和CMOS OD门均可将输出端并接在一起实现线与，但必须外接电阻和电源。三态门也可以将输出端并接，但是不

17、是逻辑与的关系，而是通过对使能端的控制，将不同门的输入、输出关系逐个反映在输出端上。练习题2n解：电路正常工作而F1处于高电平时拉电流负载IL应小于IOH，即mARVILOHL24. 0156 . 3已知IOH=0.4mA，故ILIOL，因此负载过大，在实际使用时应予以避免。为保证电路能正常工作，应加大RL的阻值。 kIVROLDDL8 . 951. 05将RL改为10k电阻即可。 返回1ABCMOS门RL 5kF2VDD练习题2n不允许电路接成F3这种形式。当两个门输出状态不一致时，过大的电流将使门烧毁，对一般的TTL和CMOS门电路来说，这种接法是不允许的。 返回&ABTTL或CMOS门F3&CD练习题2nF4相当于两个门并联使用。由于两个门的输出状态总是相同的，因而不会