VLSI设计导论概述

1、杭州电子科技大学杭州电子科技大学VLSI系统设计导论系统设计导论2第二节第二节 集成电路产业链集成电路产业链 第一节第一节 集成电路发展及应用集成电路发展及应用第三节第三节 集成电路设计概述集成电路设计概述本章主要内容本章主要内容第一节第一节 集成电路发展及应用集成电路发展及应用1.什么是集成电路什么是集成电路(芯片芯片)intergrate circuit (IC) 集成电路就是在一个半导体基片(si)上集成一定数量的器件(晶体管、R、C、L）,具有一定功能的电路.2. 集成电路的功能集成电路的功能数据的运算和处理：CPU 、DSP数据的存贮： Flash、 DRAM数据传输和交换： USB

2、 、GSM、路由器数据的压缩和解压： MP3、MPED4、JPEG2000等等43. 集成电路的应用系统集成电路的应用系统n1952年年5月，英国科学家月，英国科学家G. W. A. Dummer提出了集成电路的设想。提出了集成电路的设想。n1958年年TI公司公司Clair Kilby的研究小组发明了第一块集成电路，的研究小组发明了第一块集成电路，12个元件，锗个元件，锗半导体半导体4. 集成电路的发展历程集成电路的发展历程集成电路的发展规律：摩尔定律集成电路的发展规律：摩尔定律nMoores Law的提出：的提出：Gordon Moore，Intel的创立者之一的创立者之一 每每18个月集

3、成度增加一倍个月集成度增加一倍, 成本降低一半成本降低一半超深亚微米超深亚微米片上系统片上系统(SOC,SOPC,.）集成化、集成化、微型化微型化系统化系统化制造（制造（ManufacturingManufacturing）n制造工艺的发展趋势制造工艺的发展趋势特征尺寸越来越小：特征尺寸越来越小：( (单位单位: um): um) 1 1微米微米, 0.8, 0.6, 0.5, 0.35, 0.25, 0.18, , 0.8, 0.6, 0.5, 0.35, 0.25, 0.18, 0.15,0.13, 0.09 0.15,0.13, 0.09，0.0650.065， 0.0450.045晶圆

4、直径越来越大：晶圆直径越来越大： 4 4英寸英寸, 5, 5英寸英寸, 6, 6英寸英寸, 8, 8英寸英寸, 12, 12英寸英寸密度越来越高：密度越来越高：结果：规模越来越大，性能越来越高，集成度越来越高，单片制造成结果：规模越来越大，性能越来越高，集成度越来越高，单片制造成本相对越来越低本相对越来越低n制造工艺的种类制造工艺的种类BipolarBipolarMOSMOS（NMOSNMOS、PMOSPMOS）CMOSCMOS（当前主流工艺）（当前主流工艺）BiCMOSBiCMOS,.,.其它特殊工艺其它特殊工艺8 表表1 发展规划代次的指标发展规划代次的指标年份 1997 1999 200

5、1 2003 2006 2009 2012最小线宽 0.25 0.18 0.15 0.13 0.10 0.07 0.01(m） DRAM容量 256M 1G 1G4G 4G 16G 64G 256G每片晶体管数 11 21 40 76 200520 1400（M）芯片尺寸 300 440 385 430 520 620750(平方毫米） 频率 750 1200 1400 1600 2000 2500 3000(兆赫） 金属化层层数 6 6-7 7 7 7-88-9 9最低供电电压 1.8-2.5 11.5-1.8 1.2-1.5 1.2-1.5 0.9-1.20.6-0.90.5-0.6（v）

6、 最大晶圆直径 200 300 300 300 300450450（mm）摩尔定律：微处理器的发展摩尔定律：微处理器的发展集成度集成度80808086802868038680486PentiumPentiumProItanium10英特尔英特尔 酷睿酷睿 i7-990X 处理器至尊版处理器至尊版 3.46 GHz 主频速度 高达 3.73 GHz，支持英特尔 睿频加速技术 6 个内核和 12 个处理线程，支持英特尔 超线程技术 12 MB 英特尔 智能高速缓存 支持 3 通道 DDR3 1066 MHz 内存 32 纳米制造处理技术 英特尔最新台式处理器英特尔最新台式处理器第二节第二节 集成电

7、路产业链集成电路产业链集成电路的产业链集成电路的产业链制造、封装与测试制造、封装与测试制造（制造（ManufacturingManufacturing） 从空白晶圆（从空白晶圆（WaferWafer）到图案化的晶圆）到图案化的晶圆芯片芯片 / 管芯管芯ChipDieWafer(圆片)单晶棒制造（制造（ManufacturingManufacturing）n芯片制造芯片制造 掩模版（光刻版、掩模版（光刻版、MaskMask）制作）制作 对每层版图都要制作一层掩模版，实际是光刻工序的次数对每层版图都要制作一层掩模版，实际是光刻工序的次数 除金属层外，一般除金属层外，一般CMOSCMOS电路至少需要

8、电路至少需要8 81212层掩模版层掩模版 晶圆加工（晶圆加工（Wafer ManufacturingWafer Manufacturing），目前一座），目前一座90nm90nm的晶圆加工厂的的晶圆加工厂的成本大概在成本大概在2020亿美金左右。亿美金左右。n世界知名的制造厂世界知名的制造厂代工厂（代工厂（FoundryFoundry）-无自有电路产品无自有电路产品, ,只提供制造服务只提供制造服务 TSMCTSMC、UMCUMC、SMIC SMIC 、CharterCharterIDM-IDM-有自己的电路产品有自己的电路产品, ,有自己的制造厂有自己的制造厂 IntelIntel、Sam

9、sungSamsung、TITI、ST, NAST, NA封装（封装（PackagingPackaging）DiePackagen封装可以满足以下几个需要封装可以满足以下几个需要 给予芯片机械支撑给予芯片机械支撑 引脚可以提供芯片在整机中的有效焊接引脚可以提供芯片在整机中的有效焊接 协助芯片向周围环境散热，保护芯片免受化学腐蚀协助芯片向周围环境散热，保护芯片免受化学腐蚀n封装类型封装类型 DIPDIP双列直插式双列直插式 QFPQFP塑料方型扁平式塑料方型扁平式 PFPPFP塑料扁平组件式塑料扁平组件式 PLCCPLCC塑料有引线芯片载体塑料有引线芯片载体 PGAPGA插针网格阵列插针网格阵列

10、 BGABGA球栅阵列球栅阵列 CSPCSP芯片尺寸封装芯片尺寸封装 MCMMCM多芯片模块多芯片模块n我国知名的封装厂我国知名的封装厂 长电科技长电科技 南通富士通南通富士通封装（封装（PackagingPackaging）测试（测试（TestingTesting）n中测（晶圆测试、中测（晶圆测试、 Wafer Testing Wafer Testing ）：晶圆制造完成后的测试）：晶圆制造完成后的测试 测试在制造过程中形成的故障测试在制造过程中形成的故障 不能测试在封装过程中形成的故障，所以中测以后必须进行成测不能测试在封装过程中形成的故障，所以中测以后必须进行成测 可以在封装前测试出故障

11、芯片，避免这部分故障芯片的封装费用，可以在封装前测试出故障芯片，避免这部分故障芯片的封装费用，适用于封装费用比较昂贵的芯片。所以，封装费用低廉的芯片可以适用于封装费用比较昂贵的芯片。所以，封装费用低廉的芯片可以省去中测省去中测n成测（成品测试、成测（成品测试、Final Testing Final Testing ）：芯片封装完成后的测试，）：芯片封装完成后的测试，需对每个芯片进行测试需对每个芯片进行测试 测试在制造、封装过程中形成的故障测试在制造、封装过程中形成的故障 是必须经过的过程是必须经过的过程测试测试（TestingTesting）n世界知名的测试仪器和设备世界知名的测试仪器和设备

12、AdvantestAdvantest（爱德万）（爱德万） TeradyneTeradyne（泰瑞达）（泰瑞达） CredenceCredence（科利登）（科利登） VerigyVerigy（原（原Agilent Agilent 安捷伦半导体测试部门安捷伦半导体测试部门) )中测成测19 我国集成电路制造产业现状我国集成电路制造产业现状 1、我国和欧美等国的发展差距在1015年之间 。 2、目前我国主要采用的工艺线是0.13um0.5um制程， 产品主要集中在中低端。 3、集成电路制造有往我国转移的趋势。在建和即将建成 的生产线有近二十条，主要分布在: 长三角、珠三角和京津地区, TSMC和U

13、MC已分别在上海和苏州建厂。 国内最大的集成电路制造厂SMIC(中芯国际)位于上海 张江, 代工厂里全球排名第三. 主流工艺 45nm / 65nm / 90nm /0.13和0.18 um20三、集成电路设计概述三、集成电路设计概述集成电路设计需要的知识集成电路设计需要的知识:集成电路工艺： 目 标： 器件材料、器件工作特性、制造工艺流程 所需知识： 物理学、 光学、化学集成电路CAD:： 目 标： 器件建模、制造流程仿真、建立系统和电路 设计平台 所需知识： 电路理论、计算机CAD、EDA工程集成电路系统设计知识： 目 标： 把功能和概念化的系统用电路和芯片实现 所需知识： 电路理论、系统

14、知识、EDA工程21 集成电路CAD工具非常重要,VLSI设计工程师应该全面 理解和掌握相应的EDA工具 CAD工具可以分为如下几大类： 1、工艺仿真和建模 2、系统分析 3、CODE (功能)仿真和调试 4、电路仿真和性能分析 5、时序分析和验证 6、物理设计 7、设计验证22 集成电路设计的分解集成电路设计的分解 系统架构设计 行为(功能)设计,仿真 前端设计前端设计 电路设计 可测试性设计 物理版图设计 后端设计后端设计 设计验证和参数提取 工艺设计和调试23集成电路设计层次描述集成电路设计层次描述设计层次行为描述描述方式设计考虑系统描述系统性能、指标、结构方框图系统性能成本芯片级算法芯

15、片性能、实现成本寄存器级（RTL）VHDL、Verilog、 基本宏单元电路时序、测试逻辑级布尔方程、卡诺图 逻辑门、触发器时序、测试电路级电流、电压的微分方程晶体管、R、L、C 电路性能、延时、噪声版图级 几何图形形与设计规则24VLSI层次化、结构化的设计方法层次化、结构化的设计方法 层次化的设计方法层次化的设计方法：使复杂的电子系统简化，并能在不：使复杂的电子系统简化，并能在不同的设计层次及时发现错误并加以纠正同的设计层次及时发现错误并加以纠正 结构化的设计方法结构化的设计方法：把复杂抽象的系统划分成一些可操：把复杂抽象的系统划分成一些可操作的模块，允许多个设计者同时设计，而且某些模块的

16、作的模块，允许多个设计者同时设计，而且某些模块的资源可以共用资源可以共用 VLSI设计过程设计过程：把高层次的系统抽象描述逐级向下进：把高层次的系统抽象描述逐级向下进行综合、验证、实现，直到物理版图级的低层次描述行综合、验证、实现，直到物理版图级的低层次描述25集成电路设计层次分解集成电路设计层次分解系统设计模块A模块B模块CA1A2B1B2B3C1C2invor2nand326CMOS 集成电路设计的流程集成电路设计的流程(Top-Down)系统设计制定系统规范、技术标准，性能预测，功能说明确定制造工艺,测试方案,预测成本和设计周期等行为设计系统划分综合物理设计设计验证总体结构划分、软硬件划

17、分、模块划分用文本描述各模块的功能把文本描述按照一定的规则转化成底层电路网表描述把综合的结果转化为物理版图的描述参数提取，用CAD工具验证最终结果是否满足指标时序分析验证电路系统的工作时序是否正确27CMOS 集成电路设计流程范例集成电路设计流程范例-mp3播放器芯片设计流程播放器芯片设计流程系统设计支持何种音频压缩格式(mp3,avs),支持多大的flash,USB2.0通信协议液晶显示,确定TSMC0.13um 工艺系统划分硬件部分（单CPU+音频解压硬件模块+USB2.0+液晶显示控制）软件部分（CPU及外围初始化程序、管理）功能设计把音频解压算法等硬件实现转化为VHDL或Verilog

18、描述，功能验证，外围逻辑的功能设计和仿真综合采用Synophsys Design Coompiler综合工具，TSMC0.13um 工艺库物理设计 设计验证验证电路的工作时序是否满足设计要求验证芯片最终工作性能是否满足预定指标：工作速度、功耗、成本时序分析把各模块转化为最终物理版图，并按照优化的原则互连为一个整体28HDLHDL验证（验证（Verification)Verification)n验证：主要是检验用户的验证：主要是检验用户的HDLHDL设计是否实现了设计是否实现了Spec.Spec.需要的功能需要的功能 n常用的验证常用的验证EDA工具：工具： VCS (Synopsys），），M

19、odelsim（Mentor），），NC（Cadence）nTestbench ：对设计进行一系列的输入或者激励，然后有选择的观察响应：对设计进行一系列的输入或者激励，然后有选择的观察响应n激励与控制：输入端口设置，测试向量，测试模式设置，同步响应激励与控制：输入端口设置，测试向量，测试模式设置，同步响应n分析器和监测器：可以及时监控输出信号变化，可以判断输出信号是正确、分析器和监测器：可以及时监控输出信号变化，可以判断输出信号是正确、合法、错误、非法等等。合法、错误、非法等等。29综合（综合（Synthesis)Synthesis) n综合：是将描述电路的综合：是将描述电路的RTLRTL级级

20、HDLHDL转换到门级的过程转换到门级的过程 根据一个系统逻辑功能与性能的要求，在一个包含众多结构、根据一个系统逻辑功能与性能的要求，在一个包含众多结构、功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个功能、性能均已知的逻辑元件的单元库的支持下，寻找出一个逻辑网络结构的最佳实现方案逻辑网络结构的最佳实现方案n综合综合EDAEDA工具主要包括三个阶段：转换工具主要包括三个阶段：转换(Translation)(Translation)、优化、优化(Optimization)(Optimization)与映射与映射(Mapping)(Mapping) 转换阶段：将转换阶段：将RTLRTL用门级

21、逻辑来实现，构成初始的未优化电路。用门级逻辑来实现，构成初始的未优化电路。 优化与映射：对已有的初始电路进行分析，去掉电路中的冗余优化与映射：对已有的初始电路进行分析，去掉电路中的冗余单元，并对不满足限制条件的路径进行优化，然后将优化之后单元，并对不满足限制条件的路径进行优化，然后将优化之后的电路映射到由制造商提供的工艺库上的电路映射到由制造商提供的工艺库上n常用的验证常用的验证EDAEDA工具：工具：Design CompilerDesign Compiler（Synopsys)Synopsys)30综合工具原理综合工具原理31静态时序分析静态时序分析STASTA( (Static Timi

22、ng Analysis)Static Timing Analysis) n静态时序分析静态时序分析STA（Static Timing Analysis）: 验证设计的时序验证设计的时序是否正确的一种非常有效的方法是否正确的一种非常有效的方法nSTA工具的基本思想工具的基本思想: 在设计中找到关键路径在设计中找到关键路径 关键路径是设计中决定芯片最大工作频率的信号传播路径关键路径是设计中决定芯片最大工作频率的信号传播路径 nSTA工具可以分为三个基本步骤工具可以分为三个基本步骤: 第一步是将电路网表看成一个拓扑图第一步是将电路网表看成一个拓扑图 第二步是延迟计算。第二步是延迟计算。 连线延时连线

23、延时(net delay) 单元延时单元延时(cell delay) 第三步是延迟计算第三步是延迟计算 ：采用宽度优先查找法，找到关键路径：采用宽度优先查找法，找到关键路径n常用的时序验证常用的时序验证EDA工具工具:PrimeTime（Synopsys) 32静态时序分析工具原理静态时序分析工具原理拓扑结构 单元延时 连线延时 33布局布线布局布线 (Place and Route)(Place and Route) n布局布线布局布线: : 将前端提供的网表（将前端提供的网表（netlistnetlist）实现成版图）实现成版图(layout) (layout) n常用的常用的EDAEDA

24、工具：工具：EncounterEncounter（CadenceCadence）、）、AstroAstro (Synopsys) (Synopsys)34版图验证（版图验证（Layout VerificationLayout Verification）nDRCDRC（Design Rule CheckDesign Rule Check）：保证版图满足流片厂家的设计规则）：保证版图满足流片厂家的设计规则nLVSLVS（Layout Versus SchematicLayout Versus Schematic）：证明版图与网表的一致性）：证明版图与网表的一致性n参数提取：提取版图的连线延时信息（

25、参数提取：提取版图的连线延时信息（RC ExtractRC Extract）n常用的常用的DRC/LVS EDADRC/LVS EDA工具工具 Mentor Mentor 的的CalibreCalibre SynopsysSynopsys的的HerculesHercules CadenceCadence的的DraculaDracula n常用的参数提取常用的参数提取EDAEDA工具工具 SynopsysSynopsys的的StarRCXTStarRCXT35CMOS 集成电路设计主要驱动力集成电路设计主要驱动力 1、芯片的性能：处理数据的能力，功、芯片的性能：处理数据的能力，功 耗耗 2、芯片

26、的价格：芯片的面积，封装成、芯片的价格：芯片的面积，封装成 本，工艺成本本，工艺成本 3、面向市场的时间、面向市场的时间: 包括设计周期和制造周期包括设计周期和制造周期36国内的集成电路设计水平和产业现状国内的集成电路设计水平和产业现状国内目前主要的IC设计企业：通信行业华为、中兴、大唐设计公司晶门科技手机LCD显示屏驱动芯片大唐微电子手机SIM卡芯片士兰微电子消费类芯片上海展讯北京中星微珠海炬力手机芯片移动多媒体芯片,Nasdaq上市Mp3等多媒体芯片,Nasdaq上市龙芯通用CPU37*国内设计生产的芯片占国内总需求的15%左右，目前国内从事集成电路设计工作的工程师大概在1.65万人。*芯

27、片设计业的产值大概在350亿人民币。到2010年将达到100亿美金。*平均技术水平和国际先进水平差两代.企业弱小，还不具备同国外先进企业直接竞争的实力企业弱小，还不具备同国外先进企业直接竞争的实力例如例如: Intel公司公司2003年仅在年仅在R&D方面的投入方面的投入就达就达42亿美元，亿美元，而我国整个集成电路行业去年的销售额才而我国整个集成电路行业去年的销售额才351.4亿元人民币亿元人民币(数据来源：数据来源：CCID)。人力资源成本较低在这些高端应用领域优势无法体现。人力资源成本较低在这些高端应用领域优势无法体现。 因为高端领域的产品要求最先进的设计方法、因为高端领域的产品要求最先

28、进的设计方法、EDA工具和制造工艺，工具和制造工艺，相关的费用极高，相关的费用极高， 例如例如0.18微米工艺的掩膜（微米工艺的掩膜（mask）费用在）费用在25万美元左右，万美元左右， 90纳米工艺纳米工艺中这一费中这一费 用将达到上百万美元；用将达到上百万美元； 又如又如Cadence公司的公司的Encounter深亚微米深亚微米IC设计平台单个运行许可设计平台单个运行许可（license）的费用在）的费用在45万美元左右。万美元左右。 38国家重大战略部署国家重大战略部署n国务院国家中长期科学和技术发展规划纲要(二00六二0二0年)确定的十六个重大专项包括： 核心电子器件、高端通用芯片及

29、基础软件 极大规模集成电路制造技术及成套工艺 新一代宽带无线移动通信，大型飞机，等 n科技部国家“十一五”科学技术发展规划（以下简称规划）围绕国家发展的重大战略需求，规划提出的十三项“十一五”期间重大专项重点实施的内容和目标中，前三项均与信息产业有关。 重大专项之一：重大专项之一：核心电子器件、高端通用芯片及基础软件产品 重大专项之二：重大专项之二： 极大规模集成电路制造装备及成套工艺 重大专项之三：重大专项之三：新一代宽带无线移动通信网 n信息产业“十一五”发展规划中，集成电路和软件也继续被列为重点发展领域。并将为政策立法39 四、本课程概述四、本课程概述1、集成电路设计的主要工作、集成电路设计的主要工作音频、静态图象、视频多媒体通信CDMA、WCDMA、CDMA200、GSM、PHSPC/网络PC、服务器、小型机、工作站、网卡、路由器接口USB、PS/2、RS232、PCI、并口、SPI、I2C显示驱动LCD、TFT-LCD、LED、OLED集成电路主要领域仪器仪表电力测量、压力测量集成电路设计涵盖了整个电子信息领域集成电路设计涵盖了整个电子信息领域,集成电路集成电路设计实际上是一门交叉型学科设计实际上是一门交叉型学科40USB2.0数据解压缩数据解压缩（MP3、WAV、ASF等）等）控制器控制器LCD显显示示D/A转换转换音音频频放放大大MP3播播放放器器结结构构USB接