学习情境数字钟的电路设计与制作学习教案

1、会计学1学习情境学习情境(qngjng)数字钟的电路设计与制数字钟的电路设计与制作作第一页，共123页。 Flip - Flop，简写(jinxi)为 FF，又称双稳态触发器。基本特性 (1)有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换 (称为状态的翻转)。输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。 一个触发器可存储(cn ch) 1 位二进制数码第2页/共123页第二页，共123页。触发器的作用(zuyng)触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状

2、态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全(wnqun)取决于该时刻的输入，与电路原来状态无关；触发器和门电路是构成数字电路的基本(jbn)单元。第3页/共123页第三页，共123页。根据逻辑功能不同(b tn)分为 RS 触发器 D 触发器 JK 触发器 T 触发器 T 触发器 根据触发方式不同(b tn)分为 电平触发器 边沿触发器 主从触发器 根据电路结构不同分为 基本 RS 触发器 同步触发器 主从触发器 边沿触发器 三、触发器逻辑功能的描述方法 主要有特性表、特性方程、驱动表 (又称激励表)、状态转换图和波形图 (又称时序图)等。第4页/共123页第四页，共123页

3、。主要(zhyo)要求：掌握与非门结构基本(jbn) RS 触发器的电路、逻辑功能和工作特点。 了解同步触发器的结构、工作特点(tdin)和存在问题。 掌握触发器的 0 态、1 态、置 0、置 1、触发方式、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。 掌握 RS 触发器、D 触发器、JK 触发器的逻辑功能及其特性方程。 第5页/共123页第五页，共123页。(一)由与非门组成(z chn)的基本 RS 触发器 1. 电路(dinl)结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ = 1，Q = 0 时，称为触发器的 1 状态，记为 Q = 1；Q = 0，Q =

4、1 时，称为触发器的 0 状态，记为 Q = 0。 RDSD置0端，也称复位端。 R 即 Reset 置1端 ， 也称置位端。 S 即 Set Basic Flip - Flop 信号输入端互补输出端，正常工作时，它们的输出状态相反。 低电平有效 第6页/共123页第六页，共123页。QQSDRDG1G211011000SDRD 功 能 说 明输 入QQ输 出2. 工作原理(yunl)及逻辑功能 0111 10触发器被置 0 触发器置 010第7页/共123页第七页，共123页。2. 工作原理及逻辑(lu j)功能 QQSDRDG1G211011000SDRD功 能 说 明输 入QQ输 出10

5、01 11触发器被置 1 触发器置 010 触发器置 101第8页/共123页第八页，共123页。2. 工作(gngzu)原理及逻辑功能 QQSDRDG1G211011000SDRD 功 能 说 明输 入QQ输 出11 触发器置 010 触发器置 101 触发器保持原状态不变不 变&G1 门输出QSQ DQQ 1G2 门输出QRQ DQQ 1第9页/共123页第九页，共123页。2. 工作原理(yunl)及逻辑功能 QQSDRDG1G2 输出状态不定(禁用)不 定11011000SDRD功 能 说 明输 入QQ输 出 触发器置 010 触发器置 101 触发器保持原状态不变不 变0011输出既

6、非 0 状态，也非 1 状态。当 RD 和 SD 同时由 0 变 1 时，输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。第10页/共123页第十页，共123页。3. 逻辑功能(gngnng)的特性表描述 次态 现态 指触发器在输入信号变化前的状态，用 Qn 表示。 指触发器在输入信号变化后的状态，用 Qn+1 表示。 触发器次态与输入信号和电路原有状态之间关系的真值表。第11页/共123页第十一页，共123页。00001触发器状态不定01010100触发器置 000101101触发器置 1111110011触发器保持原状态不变说 明Qn+1QnSDRD基本 RS 触发器

7、特性表的简化表示Qn11101010不定00Qn+1SDRD与非门组成的基本(jbn) RS 触发器特性表 置 0 端 RD 和置 1 端 SD 低电平有效。禁用 RD = SD = 0。称约束条件 注意(zh y)第12页/共123页第十二页，共123页。解：例 设下图中触发器初始状态为 0，试对应输入波形 画出 Q 和 Q 的波形。QQSDRDSRSDRD保持初态为 0，故保持(boch)为 0。置 0保持QQ置 1第13页/共123页第十三页，共123页。(二)基本(jbn) RS 触发器的两种形式特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SD

8、RDQQSDRDSRQQSDRDSR逻辑符号置 0、置1 信号低电平有效置 0、置1 信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。第14页/共123页第十四页，共123页。(三)基本 RS 触发器的优缺点 优点缺点电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定时控制。 2. 有约束条件。 第15页/共123页第十五页，共123页。QQG1G2SRG3G4CPQ3Q4(一)同步(tngb) RS 触发器 工作(gngzu)原理 CP = 0 时，G3、G4被封锁，输入信号 R、S不起作用。基本 RS 触发器的输入均为 1，触发器状态保持不变。 CP = 1

9、 时，G3、G4解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。 0111SR1. 电路结构与工作原理 基本 RS 触发器 增加了由时钟 CP 控制的门 G3、G4 第16页/共123页第十六页，共123页。QQ1SC11R QQG1G2SRG3G4CPQ3Q4不定110011 10Qn00Qn+1SRRS功能(gngnng) R、S 信号(xnho)高电平有效 SSDRRDRDSD2. 逻辑功能(gngnng)与逻辑符号异步置 0 端 RD 和异步置1 端 SD 不受 CP 控制。实际应用中，常需要利用异步端预置触发器值(置 0 或置 1)，预置完毕后应使 RD =

10、SD = 1。第17页/共123页第十七页，共123页。Synchronous Flip - Flop 实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加(zngji)一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串周期(zhuq)和脉宽一定的矩形脉冲。 具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。 同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。 第18页/共123页第十八页，共123页。RDCPRQQ1SSC1CPR1RRSVCCRDS解：例 试对应(duyng)输入波形画出下图中 Q 端波形。原态

11、未知QVCCRDRD第19页/共123页第十九页，共123页。3. 同步(tngb) RS 触发器的特性表与特性方程 000010101010101101011000111101Qn+1QnSR特性表同步RS触发器Qn+1的卡诺图RSQn0100 0111 10 1 1 1 特性方程nnQRSQ 1RS = 0(约束条件)RS 触发器功能也可用特性(txng)表与特性(txng)方程来描述。特性(txng)方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。 第20页/共123页第二十页，共123页。(二)同步(tngb) D 触发器 1. 电路结构(jigu)、逻辑符号和逻辑功能 DQ

12、Q1S1RC1CPQQ1DDC1CPCPDQn+1说明说明10101置置0置置10Qn不变不变同步 D 触发器功能表 称为 D 功能特点：Qn+1 跟随 D 信号第21页/共123页第二十一页，共123页。解：例 试对应(duyng)输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。QQ1DDC1CPDCPQCP = 0，同步触发器状态不变触发器初始状态为 0CP = 1，同步 D 触发器次态跟随 D 信号 同步触发器在 CP = 1 期间能发生多次翻转(fn zhun)，这种现象称为空翻第22页/共123页第二十二页，共123页。2. D 触发器的特性表、特性方程、驱动表和状态(z

13、hungti)转换图 由触发器现态和次态的取值来确定输入信号(xnho)取值的关系表，又称激励表。 用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换(zhunhun)的方向，箭头旁的标注表示状态转换(zhunhun)的条件。 它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。第23页/共123页第二十三页，共123页。0 00 11 01 1D Qn Qn+1特性(txng)方程Qn+1 = D001101010011Qn+1QnDD 触发器特性表 00001111D 触发器驱动(q dn)表 0 00 11 01 10011无约束 Qn+1 在 D = 0 时就

14、为 0，与 Qn 无关(wgun)。0 00 11 01 10 1D = 1D = 0D = 0D = 1 Qn+1 在 D = 1 时就为 1，与 Qn 无关。2. D 触发器的特性表、特性方程、驱动表和状态转换图 同步D触发器状态转换图 第24页/共123页第二十四页，共123页。0 00 11 01 1J K Qn Qn+1特性(txng)表 特性(txng)方程驱动(q dn)表 0 无约束条件状态转换图 0 1J = 0K =10011111110100110001110000K010100Qn+1QnJnnnQKQJQ 1 1 1 00 00 11 10 11 01 11 00 0

15、J = 1K =J =K = 0J =K = 1第25页/共123页第二十五页，共123页。(三)同步(tngb) JK 触发器 QQ1S1RC1CP功能表 JK电路(dinl)结构QQ1JJC1CP1KK逻辑符号1说明Qn+1KJCP称为 JK 功能，即 JK = 00 时保持； JK = 11 时翻转； J K 时 Qn+1 值与 J 相同。不变Qn00置 0010翻转11置 1101不变Qn0Qn第26页/共123页第二十六页，共123页。解：例 设触发器初始状态为 0，试对应(duyng)输入波形画出 Q 端波形。触发器初始状态为 0JCPQQ1JJC1CPK1KKQ CP = 0 时

16、，同步触发器状态不变。 CP = 1 时，触发器根据 J、K 信号取值按照 JK 功能工作。第27页/共123页第二十七页，共123页。(四)同步(tngb)触发器的特点 同步触发器的触发方式(fngsh)为电平触发式 同步(tngb)触发器的共同缺点是存在空翻 触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。 空翻可导致电路工作失控。指时钟脉冲信号控制触发器工作的方式 CP = 1 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。 第28页/共123页第二十八页，共123页。同步(tngb)触发器的空翻同步(tngb)D触发器的空

17、翻多次变化(binhu)第29页/共123页第二十九页，共123页。主要(zhyo)要求： 了解无空翻触发器的类型，掌握(zhngw)其工作特点。能根据触发器符号(fho)识别其逻辑功能和触发方式，并进行波形分析。第30页/共123页第三十页，共123页。 Master - Slave Flip - Flop Edge - Triggered Flip - Flop 工作特点：CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持 CP 下降沿之前状态(zhungti)不变，而从触发器接受主触发器状态(zhungti)。因此，主从触发器的状态(zhungti)只能在 CP

18、下降沿时刻翻转。(详见链接) 这种触发方式称为主从触发式。工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入(shr)信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。无空翻触发器主从触发器 边沿触发器 第31页/共123页第三十一页，共123页。主从(zhcng)触发器和边沿触发器有何异同？只能(zh nn)在 CP 边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。相同处电路结构和工作原理不同(b tn)，因此电路功能不同(b tn)。为保证电路正常工作，要求主从 JK 触发器的 J 和 K 信号在 CP = 1 期间保持不变；而

19、边沿触发器没有这种限制，其功能较完善，因此应用更广。相异处 单击此处将跳过刚才讲过的主从RS触发器内容第32页/共123页第三十二页，共123页。Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1给主从触发器提供(tgng)反相的时钟信号，使它们在不同的时段交替工作。主从 RS 触发器电路、符号和工作(gngzu)原理QQ1SSC1CP1RR表示(biosh)时钟触发沿为下降沿 从触发器 主触发器 Q = Q从第33页/共123页第三十三页，共123页。 综上所述，主从触发器状态只能在 CP 时刻发生翻转，其它时刻则保持不变.至于状态如何翻转， 则由 CP 之前最后的 输入信号

20、值决定。 Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1主从(zhcng) RS 触发器工作原理 CP = 1 期间，主触发器接受输入(shr)信号，从触发器被封锁，使主从 RS 触发器状态保持不变。 CP 到达时，CP = 0，CP = 1。主触发器被封锁，并保持 CP 到达之前的状态不变。这时从触发器工作， S从= Q主，R从 = Q主，因此 Q主 = 0 时， Q从置 0；Q主 = 1时，Q从置 1，即 Q从= Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0BACK工作封锁10 CP = 0 期间，主触发器被封锁，保持CP 到达之前的状态不变， Q从 = Q主，

21、 因此，主从 RS 触发器状态保持不变。Q = Q从第34页/共123页第三十四页，共123页。边沿触发(chf)方式 如果触发(chf)器仅在CP脉冲的上升沿或下降沿时刻接收输入信号，称为边沿触发(chf)方式。 下降(xijing)沿触发 边沿触发方式又分为上升沿和下降沿两种触发方式。上升沿触发边沿触发器第35页/共123页第三十五页，共123页。QQC1CP1DDCP 触发的边沿 D 触发器 C1QQC1CPD具有异步端的边沿 D 触发器 1DSSDRRDRRDSSD执行 Qn+1 = D1111在 CP 时刻0011Qn111保持不变Qn011禁 用不定态00异步置 1101异步置 0

22、010说 明Qn+1DCPSDRD异步端低电平有效的上升沿触发式 D 触发器功能表第36页/共123页第三十六页，共123页。QQ1JJ CP1KKC1CP 触发的边沿 JK 触发器 C1QQ1JJ CP1KKC1CP 触发的边沿 JK 触发器 C1具有异步端的(dund)边沿 JK 触发器 QQ1JJ CP1KKRSC1RDSDQQ1JJ CP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDRRDSSDSSDQn11001010001000在 CP时刻执行 JK 功能Qn0000Qn100保持不变Qn000禁用不定 11置 1110置 0001说 明Qn+1KJCPSDRD异步端

23、高电平有效的下降沿触发式 JK 触发器功能表第37页/共123页第三十七页，共123页。注意(1) 弄清时钟触发沿是上升(shngshng)沿还是下降沿？(2)弄清有无(yu w)异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？(4) 边沿触发器的逻辑功能(gngnng)和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能(gngnng)和特性方程成立的时间不同。边沿触发器的逻辑功能(gngnng)和特性方程只在时钟的上升沿(或下降沿)成立。(3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。第38页

24、/共123页第三十八页，共123页。Q1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2解：例设触发器初态为 0，试对应(duyng)输入波形画出 Q1、Q2 的波形。DCPQ1Q2nQD22 D 触发器特性(txng)方程为 Qn+1 = D功能是翻转因此nnQDQ2212 C110触发器初态为 0C1该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。第39页/共123页第三十九页，共123页。 JCPKT解：例设触发器初态为 1，试对应(duyng)输入波形画出 Q1、Q2 的波形。触发器初态为 1Q1Q1CPJC11J(a)(b)SC1

25、R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP 之前 J、K最后取值为 1CP 之前 J、K最后取值为 0触发器初态为 1Q1Q2T = 0 时，Qn+1 = Qn ；T = 1 时，Qn+1 = Qn 。这种功能称 T 功能，相应触发器称 T 触发器。第40页/共123页第四十页，共123页。主要(zhyo)要求：掌握常用触发器的工作特点、符号、逻辑(lu j)功能和特性方程，会画工作波形。 了解触发器各种逻辑(lu j)功能间的转换方法。 理解触发器及其简单应用电路的分析方法。第41页/共123页第四十一页，共123页。(一)触发器五种逻辑

26、功能(gngnng)的比较无约束，但功能(gngnng)少无约束，且功能强令 J = K = T即可令J = K = 1即可 D 功能1 0Qn+110DQn+1 = D T 功能 QnQnQn+110TnnQTQ 1 RS 功能不定01 QnQn+111011000SRQn+1 = S + RQnRS = 0(约束条件) JK 功能 Qn10 QnQn+111011000KJQn+1 = JQn + KQnT功能(计数功能) 只有 CP 输入端，无数据输入端。来一个CP翻转一次Qn+1 = Qn第42页/共123页第四十二页，共123页。不同(b tn)类型触发器之间的转换第43页/共123

27、页第四十三页，共123页。(二)不同逻辑(lu j)功能间的相互转换1. JK D2. JK T、T因此，令J = K = D已有Qn+1 = JQn+ KQn欲得 Qn+1 = DQQCPDC11J1KQQC11J1KQQCP1C11J1KTCP转换方法(1) 写出待求触发器和给定触发器的特性方程。(3)画出用给定触发器实现待求触发器的电路。(2)比较上述特性方程，得出给定触发器中输入 信号的接法。第44页/共123页第四十四页，共123页。3. D JK已有 Qn+1 = D欲得Qn+1 = JQn + KQn因此，令nnQKQJ nnQKQJD 4. D T5. D T已有 Qn+1 =

28、 D 欲得Qn+1 =nQT 已有 Qn+1 = D欲得 Qn+1 = Qn因此，令D = QnnQT 因此，令D =QQCPC11DQQCPC11DTQQCPJC11DK第45页/共123页第四十五页，共123页。JK触发器D触发器1J C11KDQQ1CP写出D触发器的特性方程，并进行变换，使之形式(xngsh)与JK触发器的特性方程一致：nnnnnDQQDQQDDQ)(1与JK触发器的特性方程(fngchng)比较，得：DKDJ电路图第46页/共123页第四十六页，共123页。JK触发器T触发器在数字电路中，凡在CP时钟脉冲控制(kngzh)下，根据输入信号T取值的不同，具有保持和翻转功

29、能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。T QnQn+1功能0 00 101nnQQ1 保持1 01 110nnQQ1翻转特性(txng)表逻辑(lu j)符号 T CP 1TQ Q C1第47页/共123页第四十七页，共123页。JK触发器T触发器在数字电路(dinl)中，凡每来一个时钟脉冲就翻转一次的电路(dinl)，都称为T触发器。特性(txng)表逻辑(lu j)符号 CP Q Q C1QnQn+1功能0110nnQQ1翻转第48页/共123页第四十八页，共123页。T触发器特性(txng)方程：nnnnQTQTQTQ1与JK触发器的特性方程(fngc

30、hng)比较，得：TKTJ电路图1J C11KTQQCP第49页/共123页第四十九页，共123页。T 触发器特性(txng)方程：与JK触发器的特性(txng)方程比较，得：TKTJ电路图1J C11K1QQCPnnQQ1变换T触发器的特性(txng)方程：nnnnQQQQ111第50页/共123页第五十页，共123页。D触发器T触发器nQTDT1D C1QQCP=1第51页/共123页第五十一页，共123页。D触发器T触发器nQD CP1D C1QQ第52页/共123页第五十二页，共123页。 触发器由门电路构成，因此，门电路的应用注意事项在这里多适用。例如，TTL 触发器的输入端悬空相当

31、于输入(shr)高电平，而 CMOS 触发器的输入(shr)端不允许悬空。应用注意 实际(shj)工作中，应根据需要选定触发器的功能和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿触发器。第53页/共123页第五十三页，共123页。Q2Q11D1DFF1FF2石英方波振荡器4MHzC1C1CP例 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形(b xn)并求其频率。CP解：C1CPfQ1 = fCP/2 = 2 MHz， fQ2 = fCP/4 = 1 MHzCPQ10Q20Q1C1对 CP 二分(r fn)频对 CP 四分(s fn)频两

32、个 D 触发器均构成 CP 触发的计数触发器 第54页/共123页第五十四页，共123页。主要(zhyo)要求：掌握(zhngw)集成定时器555电路原理及其功能了解计数器、寄存器的基本工作(gngzu)原理及应用第55页/共123页第五十五页，共123页。时序(sh x)逻辑电路组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出时序电路在任何时刻的稳定输出(shch)，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。第56页/共123页第五十六页，共123页。了解集成移位(y wi)寄存器的应用。主要(zhyo)要求：理解(lji)寄存器和移位寄存器的作用和工作原理。第57页/

33、共123页第五十七页，共123页。第58页/共123页第五十八页，共123页。第59页/共123页第五十九页，共123页。 下面(xi mian)请看置数演示Register，用于存放(cnfng)二进制数码。4 位 寄 存 器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 由D 触发器构成，因此能锁存输入数据。D0D1 D2D3RRRR1CR CR 为异步清零端，当 CR = 0 时，各触发器均被置 0。寄存器工作时，CR 应为高电平。 D0 D3 称为并行数据输入(shr)

34、端，当时钟 CP 上升沿到达时，D0 D3 被并行置入到 4 个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。D0D1 D2D3D0D1 D2D3D0D1 D2D3在 CR = 1 且CP上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。Q0 Q3 是同时输出的，这种输出方式称并行输出。Q0 Q1Q2 Q3第60页/共123页第六十页，共123页。1 个触发器能存放(cnfng) 1 位二进制数码，因此 N 个触发器可构成 N 位寄存器。各触发器均为 D 功能且并行(bngxng)使用。Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1

35、C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 寄存器的结构特点第61页/共123页第六十一页，共123页。2 ）、 移位(y wi)寄存器 所谓“移位(y wi)”，就是将寄存器所存各位 数据，在每个移位(y wi)脉冲的作用下，向左或向右移动一位。根据移位(y wi)方向，常把它分成左移寄存器、右移寄存器 和 双向移位(y wi)寄存器三种：寄存器左移(a)右移寄存器(b)寄存器双向移位(c)第62页/共123页第六十二页，共123页。右移输入D0D1D3DID2右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲C

36、P右 移 位 寄 存 器 由 D 触发器构成。在 CP 上升沿作用下，串行输入数据 DI逐步被移入 FF0 中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3= Q2。DI右移输入D0Q0右移输出D1D2D3Q1Q2Q31D1D1D1D1. 单向移位(y wi)寄存器的结构与工作原理第63页/共123页第六十三页，共123页。设串行输入(shr)数码DI= 1011，电路初态为 Q3Q2Q1Q0= 0000。可见，移位寄存器除了(ch le)能寄存数码外，还能实现数据的串、并行转换。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数输入数

37、据移位脉冲在 4 个移位脉冲作用下，串行输入的 4 位数码 1011 全部存入寄存器，并由 Q3、Q2、Q1 和 Q0 并行输出。举例说明工作(gngzu)原理第64页/共123页第六十四页，共123页。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数输入数据移位脉冲工作原理举例说明 再输入(shr) 4 个移位脉冲时，串行输入(shr)数据 1011将从 Q3 端串行输出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的数输入数据移位脉冲1 从 Q3 端取出0 从

38、 Q3 端取出1 从 Q3 端取出1 从 Q3 端取出第65页/共123页第六十五页，共123页。那么，左移位(y wi)寄存器又是怎样的呢？左 移 位 寄 存 器左移输出D0D1D3DID2左移输入Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3CP移位脉冲左移输出Q0D01DQ1Q2D11DQ3D21D左移输入D31DDI 移位寄存器结构特点(tdin)： 各触发器均为 D 功能且串联使用。第66页/共123页第六十六页，共123页。CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D32. 集成(j chn)双向移位寄存器 CT74LS

39、194Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位(y wi)脉冲输入端右移串行数码输 入 端并行数码输入端左移串行数码输入端 工作方式控制端M1 M0 = 00 时，保持功能。M1 M0 = 01 时，右移功能。M1 M0 = 10 时，左移功能。M1 M0 = 11 时，并行置数 功能。并行数据输出端，从高位到低位依次为 Q3 Q0。异步置 0 端低电平有效第67页/共123页第六十七页，共123页。CT74LS194的功能表d0000保 持01左移输入00Q3Q2Q111左移输入11Q3Q2Q11011右移输入0Q2Q1Q000101右移输入1Q2Q1Q011101并行置数d3d

40、2d1d0d3d2d1111保 持01置零00000Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明输 出输 入Q3Q2Q1Q0M1M0DSLDSRCPCRCT74LS194D3D2D1D0CR第68页/共123页第六十八页，共123页。 3. 移位(y wi)寄存器的应用用 CT74LS194 构成顺序脉冲发生器D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCPCT74LS194CR1110000CP12345678Q3Q2Q1Q0顺序脉冲指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号。常用之控制某些设备按照事先规定的顺序进行运算或操作。第69页/共123页第

41、六十九页，共123页。 3. 移位寄存器的应用用 CT74LS194 构成顺序脉冲发生器D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCPCT74LS194CR1110000CP12345678Q3Q2Q1Q0 利用并行置数功能(gngnng)将电路初态置为Q3Q2Q1Q0 = D3D2D1D0 = 1000电路执行左移功能来一个 CP 脉冲，各位左移一次，即 Q0Q1 Q2 Q3。左移输入(shr)信号 DSL 由 Q0 提供，因此能实现循环左移。从 Q3 Q0 依次输出(shch)顺序脉冲。顺序脉冲宽度为一个 CP 周期。第70页/共123页第七十页，共123页。主要(zhyo)要求

42、： 理解计数器的分类(fn li)，理解计数器的计数规律。理解(lji)常用集成二进制和十进制计数器的功能及其应用。 掌握二进制计数器的组成和工作原理。 掌握利用集成计数器构成 N 进制计数器的方法。 第71页/共123页第七十一页，共123页。计数器(Counter)用于计算输入脉冲个数，还常用于分频(fn pn)、定时等。 计数器分类(fn li)如下： 按时钟控制方式不同分 异步计数器 同步计数器 同步计数器比异步计数器的速度快得多。第72页/共123页第七十二页，共123页。按计数(j sh)增减分加法计数器 减法计数器 加 / 减计数器(又称可逆计数器) 对计数脉冲作递增(dzng)

43、计数的电路。 对计数脉冲作递减(djin)计数的电路。 在加 / 减控制信号作用下，可递增也可递减计数的电路。 按计数进制分按 二 进 制 数运算规律进行计数的电路 按十进制数运算规律进行计数的电路 二进制计数器 十进制计数器 任意进制计数器(又称 N 进制计数器)二 进 制 和十进制以外的计数器 第73页/共123页第七十三页，共123页。Q0Q1Q2计 数 器 状 态计数顺序000811170116101500141103010210010000二进制加法(jif)计数器计数规律举例二进制减法计数器计数规律(gul)举例“000 1”不够减，需向相邻高位借“1”，借“1”后作运算“1000

44、 1 = 111”。 按此则返回 P23Q0Q1Q2计 数 状 态计数顺序000810070106110500141013011211110000第74页/共123页第七十四页，共123页。8421 码十进制加法(jif)计数器计数规律按此则返回(fnhu) P23Q0Q1Q2Q3计 数 器 状 态计数顺序10019000181110701106101050010411003010021000100001000000第75页/共123页第七十五页，共123页。计数的最大数目称为计数器的“模”，用 M 表示。模也称为计数长度(chngd)或计数容量。 N 进制计数器计数规律(gul)举例具有 5

45、 个独立的状态，计满 5 个计数(j sh)脉冲后，电路状态自动进入循环。故为五进制计数(j sh)器。 五进制计数器也称模 5 计数器；十进制计数器则为模 10 计数器；3 位二进制计数器为模 8 计数器。 n 个触发器有 2n 种输出，最多可实现模 2n 计数。 Q0Q1Q2计 数 状 态计数顺序000500141103010210010000第76页/共123页第七十六页，共123页。C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1同步二进制加法计数器电路与工作(gngzu)原理这是时钟 CP 下降(xijing)沿触发的同步时序电路，CPC1C1

46、C1分析(fnx)时不必考虑时钟信号。RDRRR电路工作前加负脉冲清零；工作时应置 RD = 1。分析如下： 第77页/共123页第七十七页，共123页。C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2Q2YCPRD1Q2nY = Q2n Q0n1J1KQ0n&Q2n1JQ1n1K&Q0nJ2 = Q1n Q0n ，J0 = K0 = 1J1 = K1 = Q2n Q0nK2 = Q0n1J1K11. 写方程式(1) 输出(shch)方程(2) 驱动(q dn)方程Q0n代入 J2 = Q1n Q0n ，K2 = Q0nQ0n+1 = J0 Q0n + K0 Q0n =

47、 1 Q0n + 1 Q0n = Q0n Q1n+1 = J1 Q1n + K1 Q1n = Q2n Q0nnQ1 Q2n+1 = J2 Q2n + K2 Q2n = Q1n Q0n Q2n + Q0n Q2n J0K0J1K1J2K2(3) 状态方程代入 J0 = K0 = 1代入 J1 = K1 = Q2n Q0n第78页/共123页第七十八页，共123页。2. 列状态(zhungti)转换真值表设电路(dinl)初始状态为 Q2 Q1 Q0 = 000，则0001000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次 态现 态 将现态代入状态方程求次态： Q0n+1 = Q0n

48、= 0 = 1 Q1n+1 = Q2n Q0n Q1n = 0 0 0 = 0 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 0 0 + 0 0 = 0 将现态代入输出(shch)方程求 YY = Q2n Q0n = 0 0= 0第79页/共123页第七十九页，共123页。2. 列状态(zhungti)转换真值表设电路(dinl)初始状态为Q2 Q1 Q0 = 000，则将新状态作现态，再计算(j sun)下一个次态。YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次 态现 态0001000 Q0n+1 = Q0n = 1 = 0 Q1n+1 = Q2n Q0n Q

49、1n = 0 1 0 = 1 Q2n+1 = Q1n Q0n Q2n + Q0n Q2n = 0 1 0 + 1 0 = 0 1000010 Y = Q2n Q0n = 0 1= 0第80页/共123页第八十页，共123页。 可见：电路在输入第 6 个脉冲 CP 时返回原来状态，同时在 Y 端输出一个进位脉冲下降沿。以后再输入脉冲，将重复(chngf)上述过程。该电路能对 CP 脉冲 进行六进制计数，并在 Y 端输出脉冲下降(xijing)沿作为进位输出信号。故为六进制计数器。依次(yc)类推2. 列状态转换真值表设电路初始状态为Q2 Q1 Q0 = 000，则3. 逻辑功能说明YQ0n+1Q

50、1n+1Q2n+1Q0nQ1nQ2n输出次 态现 态000100010000101000101010100100011100110010一直计算到状态进入循环为止CP 脉冲也常称为计数脉冲。第81页/共123页第八十一页，共123页。圆圈内表示 Q2 Q1 Q0 的状态；箭头表示电路状态转换的方向；箭头上方(shn fn)的“ x / y ”中，x 表示转换所需的输入变量取值，y 表示现态下的输出值。本例中没有输入变量，故 x 处空白。4. 画状态转换(zhunhun)图和时序图000001010YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次 态现 态0001000100001010

51、0010101010010001110011001000001000Q2 Q1 Q0 x / y/ 0/ 0011100101/ 0/ 0/ 0/ 1第82页/共123页第八十二页，共123页。4. 画状态(zhungti)转换图和时序图000001010011100101Q2 Q1 Q0 x / y/ 0/ 0/ 0/ 0/ 0/ 1CP123456 必须(bx)画出一个计数周期的波形。100Q0Q1Q2000010Y110000000第83页/共123页第八十三页，共123页。CO = Q3n Q2n Q1n Q0n进位输出信号FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF2

52、1J1KRC1FF31J1KRC11CPRDCOFF01J1K1FF11J1KQ0nFF21J1KQ0nQ1n&FF31J1KQ0nQ2n&Q1nQ0Q1Q2Q3CO&RDRRRR计数开始前先清零CPC1C1C1C1 各触发器都用 CP 触发同步二进制加法计数器电路与工作(gngzu)原理第84页/共123页第八十四页，共123页。CO = Q3n Q2n Q1n Q0n，因此，CO在计数至“15”时 跃变为高电平，在计至“16”时输出进位信号的下降沿。0100000000000000000000COQ0Q1Q2Q3 输 出计 数 器 状 态计 数顺 序16015114013112011110

53、0918071605140203111011001100110011001111000011110000111111110000000 4 位二进制加法计数器态序表 第85页/共123页第八十五页，共123页。3. 同步(tngb)二进制减法计数器00001610001501001411001300101210101101101011109000181001701016110150011410113011121111100000Q0Q1Q2Q3计 数 器 状 态计数顺序将触发器接成 T 触发器，并使 T0 = 1，Ti = Qi-1n Qi-2n Q0n，则可构成同步二进制减法计数器。第86页

54、/共123页第八十六页，共123页。CT74LS161CPQ0Q1Q2Q3COD0CT74LS161 和 CT74LS163 逻辑功能示意图CT74LS163CTTCTPCRLDD1D2D3CRLD计数状态输出端,从高位到低位依次为 Q3、Q2、Q1、Q0。进位输出端置数数据输入端，为并行数据输入。计数脉冲输入端，上升沿触发。计数控制端，高电平有效。CR 为置 0 控制端，低电平有效。LD 为同步置数控制端，低电平有效。集成(j chn)同步二进制计数器 CT74LS161 和 CT74LS163实物图片 第87页/共123页第八十七页，共123页。CT74LS161的功能表 CO = CTT

55、Q3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步置 00保 持011保 持011计 数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说 明 输 出输 入d0d1d2d3d0d1d2d301 当 CR = 1、LD = 0 ，在 CP 上升沿到来时，并行输入的数据 d3 d0 被置入计数器。00 当 CR = LD = 1，且 CTT 和CTP 中有 0 时，状态保持不变。00000 CR = 0 时，不论有无CP 和其他信号输入，计数器被置 0。 当 CR = LD = CTT =

56、 CTP = 1 时，在计数脉冲的上升沿进行 4 位二进制加法计数。CO 在计数至“1111”时出高电平，在产生进位时输出下降沿。CT74LS161 的主要功能： (1)异步置 0 功能(CR 低电平有效) (2)同步置数功能(LD 低电平有效) (3)计数功能(LR = LD = CTT = CTP = 1) (4)保持功能(LR = LD = 1 ，CTT 和 CTP 中有 0)CT74LS161 的功能表 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步置 00保 持011保 持011计 数1111d0d1d2d3d0d1d2d3

57、01000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说 明 输 出输 入第88页/共123页第八十八页，共123页。CT74LS161 与 CT74LS163 的功能比较 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 同步置 00保 持011保 持011计 数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说 明 输 出输 入CT74LS163 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0

58、 异步置 00保 持011保 持011计 数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说 明 输 出输 入CT74LS161CT74LS161 与 CT74LS163 的差别是：“161”为异步置 0，“163”为同步置 0 。其他(qt)功能及管脚完全相同。第89页/共123页第八十九页，共123页。为什么？请看举例说明。 用同步和异步置 0 功能(gngnng)构成 N进制计数器的方法一样吗？步骤相同(1) 写出加反馈置 0 信号时所对应的计数状态。(2) 写出反馈置 0 函数。(3) 画连线图。差别异步置 0 计

59、数器加反馈置 0 信号时所对应的计数状态为 SN 。同步置 0 计数器加反馈置 0 信号时所对应的计数状态为 SN-1 。 同步和异步置 0 功能(gngnng)构成 N 进制计数器的方法比较 第90页/共123页第九十页，共123页。例 试利用 CT74LS161 和 CT74LS163 的置 0 功能(gngnng) 构成六进制计数器。 解题思路：“161”和“163”均为 4 位二进制计数器，其态序表为：00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q

60、0Q1Q2Q3计 数 器 状 态计数顺序 在第 6 个计数脉冲输入时，使计数器置 0，即可实现六进制计数。“161”为异步置 0，即只要置 0 端出现有效电平，计数器立刻置零。因此，应在输入第 6 个 CP 脉冲 后，用 S6 = 0110 作为控制信号(xnho)去控制电路，产生置零信号(xnho)加到异步置 0 端，使计数器立即置 0。“163”为同步置 0，即置 0 端出现有效电平时，计数器不能立刻置 0，只是为置 0作好了准备，需要(xyo)再输入一个 CP 脉冲 ，才能置 0。因此，应在输入第(6 -1)个 CP 脉冲 后，用 S6-1 = 0101 作为控制信号去控制电路，产生置