项目教学法在ＶＨＤＬ语言与数字电路设计课中的应用

1、工程教学法在语言与数字电路设计课中的应用【摘要】本文介绍了高职院校工程式教学改革的重要性，分析了VHDL语言课程实行工程教学的可行性，介绍了VHDL语言工程教学中工程设计的原那么和方法，并详细说明了工程教学过程。【关键词】职业教育教学改革工程教学法VHDL语言工程教学法是一种切合职业教育特点，采用工程式组织形式施行课程教学的方法。工程教学法把理论与理论教学有机地结合起来，鼓励学生通过理论活动获得知识，激发学生的学习动机，开掘学生的创造潜能，因此得到很多高等职业院校老师和学生的青睐，逐步成为高等职业教育教学改革的开展方向。本文主要介绍工程教学法在VHDL语言与数字电路设计课中的应用。一、施行工程

2、式教学法的历史背景和原因当前，随着消费力的开展和技术的进步，用人单位对高素质技能人才的要求也越来越高。然而，在实际教学过程中，高职学生普遍都存在文化根底差，学习自觉性不够或不会寻找较好的学习方法，上课注意力不够集中易开小差，学习被动，尤其对理工科课程的逻辑推理很难适应和承受。另一方面，高职院校的老师自身面临理论与实际结合不够严密，教学和科研程度不高等方面的缺陷，因此，如何改良教学方法，进步教学质量，进步学生的职业技能，是我们处在教学第一线的老师所必须面对的问题。VHDL语言与数字电路设计课程是一门理论性和理论性很强的课程，既要求学生有扎实的数字电路功底，又要求有较强的高级程序语言才能，还必须有

3、一定的芯片设计的知识。在传统的教学方法中，一般先介绍VHDL语言与数字电路设计的根底理论，然后进展理论教学。这种教学方法，由于学生缺少对真实职业情境的体验以及必要的经历根底而无法提起兴趣。因此高职生在学习这些课程时普通反映比拟“难懂，而担任该课程的老师也反映“难教。假如在VHDL语言与数字电路设计课程引入工程教学法，从完成职业任务的需要出发，以进步学生职业技能为目的，通过“先做后学，“在做中学，这样可以大大激发学生的学习动机，从而大大进步教学质量。二、VHDL工程式教学改革的可行性对一门课程引入工程教学方法，是需要具备一定条件的，并不是所有的课程都非常合适工程式教学。工程教学法首先是要能将整个

4、课程划分为假设干个工程。VHDL语言的数字电路设计课的内容主要有逻辑电路设计、程序编写、编译仿真、芯片引脚锁定和下载等，完全能将这些知识点按照从简单到复杂，从单一到综合的原那么融入教学的才能目的中，用工程的方式组织起来进展教学。其次，工科的课程的工程式教学还需要一定的教学仪器和场所等条件，就VHDL语言课程来说，必须有专门的电脑机房和多媒体教室，还要有FPGA/PLD实验开发平台，老师完全可以在带有实验开发系统的机房现场讲解、演示并让学生动手操作。因此，有了这些具备工程教学的根本实验条件，施行工程式教学应该是完全可行的。三、VHDL语言课程工程式教学的工程设计原那么和方法工程教学法中的工程，不

5、同于实际消费和商业效劳中的工程工程，而是指以消费一种详细的、具有实际应用价值的产品或效劳为目的的任务。这个任务必须有一定的应用价值，用于学习特定的教学内容，能将教学的理论知识和理论技能结合在一起，学生有独立动手理论的时机，并且还必须有一定的难度。完成这个任务不是已有知识和技能的运用,而是学生利用已有知识在一定范围内学习新的知识和技能,解决过去从未遇到过的实际问题。因此进展工程设计需要把握几个原那么。1.循序渐进的原那么工程设计遵循的第一点是循序渐进过程。这一过程很重要，因为学生在学习过程中是需要成功来鼓励的。比方，下面的一段程序：Libraryieee;Useieee.Std_lgi_1164

6、.all;Entitynand2isPrt(a,b:inbit;Y:utbit);Arhiteturenand2_1fnand2isY=anandb;Endnand2_1;上面的程序是一个简单的与非门电路的源程序。在学习前，很多同学特别是一些英语根底较差的同学对“Entity、“Arhiteture等单词觉得难“懂。因此在教学过程中，要根据学生学习根底较差的状况，简单而通俗易懂的介绍与非门电路设计的完好过程，包括Quartus编程软件的根本使用、程序的编写、编译、引脚的锁定、程序的下载等，特别让学生在课堂上动手理论。对“Entity实体、“Arhiteture构造体，只要先告诉这些只是VHDL

7、语言必须包含的两个根本单元，而“Libraryieee只是VHDL语言中中一些库的集合，类似于UNIX和DS中的目录，至于“Useieee.Std_lgi_1164.all那么是VHDL语言的包集合，其作用跟语言中的“Inlude一样。学生刚学的时候没有必要详细理解它确实切的含义、详细内容或者适用的范围，只要理解这个与门电路的源程序中，主要的设计就是使用了“Nand这个“与非逻辑运算符进展了运算而已。通过这样的讲解学生就不会对“Entity、“Arhiteture等长度较长，且在日常交流中应用比拟少单词觉得“发秫，就会觉得VHDL语言容易“上手。2.由单一到综合的原那么工程设计遵循的第二点就是

8、由单一到综合。训练应从单项训练开场，然后再过渡到综合训练。数字时钟的设计，可以先从简单的10进制开场逐渐过渡到60进制，然后再增加清零、调节小时、分钟以及整点报时甚至音乐报时以及闹钟等一系列功能，这样可以大地进步学生的动手才能，实操性很强，学生开场进入状态。3.知识与技能的结合原那么工程设计遵循的第三点是将根本知识与设计技能有机结合。在教学的不同阶段，完成不同根底知识与VHDL程序设计方法的工程教学。如在介绍VHDL最根本知识的工程中，可借助学生过去学过的数字电路知识，使用电路原理图的方法程序设计。如下列图所示：在掌握了VHDL根本知识后，比方VHDL语言程序的根本构造Entity、Arhit

9、eture、nfiguratin等和VHDL语言的描绘方式时，工程就可以用RTL、行为描绘等方式来设计。根据工程设计的原那么，因此选择数字时钟、交通灯的控制这些人们熟悉且随处可见对象作为工程教学的主要内容，是非常合适的。表1列出了VHDL语言工程式教学的局部工程：四、VHDL语言工程课程组织过程和教学过程在工程教学法中,工程的选取是关键。教学的整个过程和所有的内容都要以工程来贯彻,工程确定后,整个教学过程也就确定下来。在工程施行中,学习过程成为一个人人参与的带有创造性的理论活动,它注重的不是最终的结果,而是完成工程的过程,这就要求尽可能地确立优秀实用的工程。VHDL语言在传统的教学过程中，一般来说，是要先利用一次课的时间介绍VHDL语言的根本知识，再在课堂上介绍VHDL语言进展数字逻辑电路设计的方法，但不会让学习动手理论，因为传统的教学观念认为，刚接触这个课程的学生还不掌握VHDL根底知识，根本不具备编写程序进展数字电路设计的理论根底和才能。接下来，就会花大量的课时介绍VHDL语言程序的根本构造、数据类型、运算操作符、语言的描绘方式、主要描绘语句等，再介绍VHDL的编程语言如Quartus的使用方