数字逻辑电路课程课件：第7章 可编程逻辑器件

1、第7章 半导体存储器和可编程逻辑器件7.1 概述1. 大规模集成电路分类 （1）半导体存储器它用于存放二进制信息，每一个存储单元由唯一的地 址代码加以区分，并能存储一位或多位二进制信息。（2）可编程逻辑器件 是一种可以由用户定义和设置逻辑功能的器件。 特点：结构灵活、集成度高、处理速度快、可靠性高（3）微处理器微处理器主要指通用的微处理机芯片，它的功能由汇编语言编写的程序来确定，具有一定的灵活性。但该器件很难与其他类型的器件直接配合，应用时需要用户设计专门的接口电路。2. PLD器件的连接表示方法固定连接可编程连接不连接（1）PLD 器件的连接表示法 （2）门电路表示法1AA1AAAA输入缓冲

2、器ABC&FABC&F与门 ABC1FABC1F或门 缓冲器（3） 阵列图1A1B1C&D=BCE=AABBCC=0F=AABBCC=0G=17.2 半导体存储器7.2.1 半导体存储器概述半导体存储器是用半导体器件来存储二值信息的大规模集成电路。优点:集成度高、功耗小、可靠性高、价格低、体积小、外围电路简单、便于自动化批量生产等。1. 半导体存储器的分类（1）按存取方式分类 只读存储器（Read Only Memory，ROM）随机存取存储器（Random Access Memory，RAM） ROM存放固定信息,只能读出信息,不能写入信息.当电源切断时,信息依然保留.RAM可以随时从任一指

3、定地址读出数据,也可以随时把数据写入任何指定的存储单元.2. 半导体存储器的主要技术指标（1）存储容量 指存储器所能存放的二进制信息的总量（2）存取时间 一般用读（或写）周期来描述，连续两次读（或写）操作的最短时间间隔称为读（或写）周期。7.2.2 只读存储器(ROM)按数据的写入方式分类固定 ROM可编程 ROM1. 固定 ROM（1） ROM的结构.A0A1An-1地址译码器存储阵列 2nmW0W1W2n-1F0 F1Fm-1字线位线地址线地址译码器为二进制译码器,即全译码结构.(地址线为n根,译码器输出为2n根字线,说明存储阵列中有2n个存储单元)2) 存储阵列输出有m根位线,说明每个存

4、储单元有m位,即 一个字有m位二进制信息组成.每一位称为一个基本存 储单元.3) 存储器的容量定义为: 字数位数(2nm).（2）一个二极管ROM的例子A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&W0W1W2W3F0F1F2F3位线字线 W0W3为地址译码器的输出 Wi=mi (mi为地址码组成 的最小项） 当A1A0=00时，W0=1, F0F1F2F3=0100(一个字）； 当A1A0=01时，W1=1, F0F1F2F3=1001(一个字）； 当A1A0=10时，W2=1, F0F1F2F3=01

5、10(一个字）； 当A1A0=11时，W3=1, F0F1F2F3=0010(一个字）。 将地址输入和Fi之间的关系填入真值表得： 地址 数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 F0=A1A0F1=A1A0+ A1A0F2=A1A0+ A1A0F3=A1A0ROM实际是一种组合电路结构。 阵列图与阵列：表示译码器。或阵列：表示存储阵列。存储容量为： 44 地址 数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 1 0 0 1 1 01 1 0 0 1 0 1A11A0&1111F

6、0F1F2F3m0m1m2m32.可编程ROM用户可根据需要自行进行编程的存储器.一次性可编程 ROM（Programmable Read Only Memory，PROM）光可擦除可编程ROM （Erasable Programmable Read Only Memory， EPROM） 电可擦除可编程 ROM （Electrical Erasable Programmable Read Only Memory，E2PROM）快闪存储器（Flash Memory）3.PROM的应用1) 实现组合逻辑函数用PROM实现组合逻辑函数,实际上是利用PROM中的最小项,通过或阵列编程,达到设计目的.

7、F1(A,B,C)=m(1,5,6,7)F2(A,B,C)=m(0,1,3,6,7)F3(A,B,C)=m(3,4,5,6,7)例:用PROM实现逻辑函数:1A&111F1F2F31B1C&m0m1m2m3m4m5m6m7P251 例7.22) 存放数据表和函数表:例如三角函数、对数、乘 法等表格。3）存放调试好的程序。* 2）、3）是PROM的主要用途。7.2.3 随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据,也可以随时把数据写入任何指定的存储单元 .RAM在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等.RAM按工艺分类： 1）双极型；2）场效应管型。场

8、效应管型分为： 1）静态；2）动态。1. RAM的结构.A0A1An-1地址译码器存 储矩 阵 W0W1W2n-1字线地址线读写/控制电路读写/控制(R/W)片选(CS)数据输入/输出 (I/O)3. RAM容量的扩展VCCA8R/WCSGND191018Intel 2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4（1）RAM的位扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将2114扩展为1K8位的RAM（2）RA

9、M的字扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WI/O1I/O2I/O3I/O411-2译码器A10将2114扩展为2K4位的RAM习题P276 7.7 7.87.3 可编程逻辑器件(PLD)7.3.1 PLD概述数字逻辑器件分类(按照逻辑功能的特点分)通用型专用型通用性强，但逻辑功能较简单、且固定不变 ;构成的系统功耗体积大、可靠性差;中、小规模数字集成电路都属于通用型。 为某种专门用途而设计的集成电路；成本较高、周期较长。矛盾PLDPLD的特点2）逻辑功能可由用户通过对器件编程自行设定，且具有 专用型器

10、件构成数字系统体积小、可靠性高的优点；1）作为通用型器件生产的，具有批量大、成本低的特点；4）增强了设计的灵活性，减轻了电路图和电路板设计的 工作量和难度，提高了工作效率；3）改变了传统数字系统采用通用型器件实现系统功能的 设计方法；5）PLD已在计算机硬件、工业控制、现代通信、智能仪 表和家用电器等领域得到愈来愈广泛的应用。1. PLD的分类 （1）低密度PLD（SPLD） 每个芯片集成的逻辑门数大约在1000门以下可编程只读存储器（PROM）可编程逻辑阵列（Programmable Logic Array，简称PLA）可编程阵列逻辑（Programmable Array Logic，简称P

11、AL）通用阵列逻辑（Generic Array Logic，简称GAL可擦除的可编程逻辑器件 （Erasable Programmable Logic Array，简称EPLD）复杂的可编程逻辑器件 （Complex Programmable Logic Array，简称CPLD）现场可编程门阵列 （Field Programmable Gate Array，简称FPGA）（2）高密度PLD 每个芯片集成的逻辑门数达数千门，甚至上万门，具有在系统可编程或现场可编程特性，可用于实现较大规模的逻辑电路2. PLD的基本结构 （1）“与或”阵列结构（乘积项结构 ） 输入输出输入电路与阵列或阵列输出电

12、路PLD与或阵列结构框图 互补输入项与项或项反馈项 根据与、或阵列的可编程性，PLD分为三种基本结构。1）与阵列固定，或阵列可编程型结构PROM属于这种结构。2）与、或阵列均可编程型结构PLA(Programmable Logic Array)属于这种结构。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。3）或阵列固定，与阵列可编程型结构PAL(Programmable Array Logic)属于这种结构。特点：速度快，费用低，易于编程。当前许多PLD器件都采用这种结构。（2）查找表（Look-Up-Tabl

13、e,LUT）结构 用存储逻辑的存储单元来实现逻辑运算。FPGA是属于此类器件。 7.3.2 可编程阵列逻辑(PAL)PAL的基本结构111&11A0A1A2F1F0PAL的结构代码组合型寄存器型类型代码HLPCXPSRXRPRSV含 义高有效输出低有效输出可编程输出极性互补输出异或门、可编程输出极性积项共享寄存器型输出带异或门寄存器型输出带可编程极性寄存器型带积项共享寄存器型通用型实 例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V101EN111DCLKEN&1EN1

14、11D&111IN1IN8OUT1OUT8PAL16R8063031请用PAL16L8实现22乘法器（输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0）。逻辑方程为：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B02. PAL应用举例1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B1B0+A1B1 +A0B0+A1A0B1B0以实现F1为例P276 习题7.93. PAL器件的性能特点 逻辑功能由用户定义，用可编程方法代替常规 设计方法； 编程容易，开发简单

15、，简化了系统设计和布线 过程；器件密度大，可代替多片中小规模标准数字集成电路， 比用常规器件节省空间；器件传输延迟小，工作频率高，有利于提高系统的工作速度； 具有可编程的三态输出，管脚配置灵活，输入输出管脚数量可变；具有加密功能，有利于系统保密；采用多种工艺制造，可满足不同系统的各种需要。7.3.3 通用阵列逻辑(GAL)GAL器件继承了PAL、PROM等器件的优点，克服了原有PAL器件的不足,是现代数字系统设计的理想器件.1. GAL基本结构GAL基本结构和PAL大致类似,只是在输出结构上作了重要改进.OLMCEN1111&1&1112919GAL16V8063031OLMCEN112OE(

16、12)(19)11OLMC结构10S1=1 PTMUX&13210S1S1XOR(n)AC0AC1(n)3210S1S0Vcc TSMUX FMUX10S OMUX1ENAC0AC1(n)C11D来自与门阵列来自邻级输出 (m)QCKOECKOE1反馈I/O(n)乘积项数据选择器三态数据选择器输出数据选择器反馈数据选择器7.3.4 复杂的可编程逻辑器件（CPLD） 1. CPLD的基本结构可编程的逻辑模块输入/输出模块可编程的内部连线阵列以Lattice公司生产的ispLSI1032为例介绍CPLD具体结构 PLCC84封装ispLSI1032管脚图ISP1032有84个引脚，I/O管脚有64

17、个，分别I/O0I/O63， 2脚为直接输入端IN6，四个时钟管脚分别为、 Y0 Y1、Y2、Y3。 ispLSI1032器件结构 全局布线区（GRP）通用逻辑模块（GLB）输入/输出单元（IOC）输出布线区（ORP）时钟分配网络（CDN） 7.3.5 现场可编程门阵列（FPGA）1. FPGA的基本结构 不同公司生产的FPGA结构和性能不尽相同，以Xilinx公司的XC4000系列为例介绍FPGA的基本结构和各模块功能。XC4000系列FPGA基本结构 7.3.6 PLD的开发过程PLD开发系统开发软件开发硬件计算机编程器编程电缆QuartusII （Altera公司）Foundation（

18、Xilinx公司）ispLever （Lattice 公司）PLD的设计流程图 CPLD和FPGA的主要区别：1）结构上的不同2）集成度的不同 CPLD：500 - 50000门； FPGA：1K 100 M 门 3）应用范围的不同 CPLD逻辑能力强而寄存器少（1K左右）， 适用于控制密集型系统；FPGA逻辑能力较弱但 寄存器多（100多K），适于数据密集型系统。4）使用方法的不同 FPGA和CPLD的选用1、器件的资源 三家主流公司产品： Altera、Xilinx：数千门 数百万门 Lattice：数万门以下 资源占用以仿真系统给出的报告为准， 并应留有适当的余量（20%）。2、芯片速度 芯片速度越高，其对微小毛刺信号的反 映越灵敏，系统工作的稳定性越差。 芯片的速度等级与其价格的关系。3、器件功耗 CPLD：5 V、3.3 V FPGA：5 V、3.3 V、2.5 V、 1.8 V、1.5 V4、FPGA/CPLD的选择 CPLD选用： （1）逻辑密集型； （2）中小规模（1000 50000）； （3）免费软件支持； （4）编程数据不丢失，电路简单； （5）ISP特性，编程加密； （6）布线延迟固定，时序特性稳定； FPGA选用： （1）数据密集型； （2） 大规模设计（5000 数百万门）； （3） SOC设计； （4）ASIC的设计仿真