应用原理图设计法设计两位数字频率计 《EDA技术》 教学课件

1、 【要求】 原理图输入法中Max+plus 老式宏函数的应用 【知识点】 理解Quartus 的原理图输入法 理解使用Max+plus 老式宏函数设计频率计的方法 【重点和难点】 Quartus 的原理图输入法 Max+plus 老式宏函数设计频率计的方法下一页 第6章 应用原理图设计法设计 两位数字频率计第6章 应用原理图设计法设计 两位数字频率计6.1 工作任务的陈述与背景6.2 完成工作任务的向导6.3 相关技术根本知识与根本技能6.3 本章小结上一页一、工作任务 利用原理图输入法基于Max+plus 老式宏函数设计一个两位的数字频率计。根本要求为: 十进制数码显示范围199。 实现X

2、1 Hz, X 10 Hz, X 100 Hz三种量程的切换，用不同颜色的发光二极管指示。二、任务背景 在电子技术中，频率是最根本的参数之一。频率信号抗干扰性强，易于传输，可以到达较高准确度的测量，所以在测控系统中，测频方法的研究越来越受到重视。6.1 工作任务的陈述与背景下一页返 回上一页 数字频率计以其使用方便、测量迅速以及便于实现测量过程自动化的优点，成为计算机、通信设备、音频视频等科研生产领域不可缺少的测量仪器。 数字频率计测量频率通常有两种方法，即直接频率测量法和间接频率测量法。一般情况下，直接频率测量法用于高频信号的测量，间接频率测量法用于低频信号的测量。一个数字频率计是由计数电路

3、、闸门时间控制电路、信号锁存电路、显示译码电路等几个局部组成。使用Max+plus 老式宏函数可以较方便地对各个局部的电路进行设计。6.1 工作任务的陈述与背景下一页6.2 完成工作任务的向导一、资讯 由前述可知，要完成好该工作任务，需要准备以下几个方面的知识: 计数器的知识。从计数器的工作原理入乎，掌握计数器的应用，特别是计数器的级联应用以及使用计数器分频的用法。在本工作任务中，需要用到两个十进制的计数器级联构成10 X 10的计数器。另外，需要用计数器对闸门信号进行分频，以构成不同的测量挡位。 锁存器的知识。锁存器用于在闸门时间结束后锁存计数器的计数值。 下一页上一页 七段译码器的知识。七

4、段译码器对锁存器锁存的计数值(BCD码)进行译码以形成数码管所需要的显示码。 数字频率计的工作原理。二、方案 数字频率计测量频率通常有两种方法: 一种是直接测量法，即在一定闸门时间内测量被测信号的脉冲个数。所测得的脉冲个数除以闸门时间即可得到信号频率。直接测量法适合于高频信号的频率测量; 另一种是间接测量法，如使用周期测量法，即首先测出被测信号的周期Tx，然后经过倒数运算得到信号频率Fx=1 /Tx。此方法适合用于低频信号的测量。6.2 完成工作任务的向导下一页上一页 由于宏函数中没有提供除法器，采用间接测量法电路设计比较复杂，故采用直接测量法。两位直接测量静态显示的数字频率计组成原理框图如图

5、6-1所示。三、决策 根据图6-1所示的频率计组成框图，分步完成数字频率计的设计。其设计步骤可参考如下步骤进行。 设计具有异步清零、计数/保持功能的10 X 10进制加法计数器。 设计频率计的控制电路，该控制电路产生频率计的控制时序，即为先产生一个控制闸门翻开的信号，使计数器计数，待闸门关闭后产生锁存信号，最后产生清零信号，为下个测量周期做准备。6.2 完成工作任务的向导上一页6.2 完成工作任务的向导 用前两个步骤设计出来的电路构成频率测量电路，并进行测试。 设计一个量程选择电路。该电路以计数器的进位信号作为其控制信号，实现对待测信号的不同级别分频，即当计数器产生进位信号时，那么表示计数器溢

6、出，应更换量程。在此，通过降低待测信号频率，在显示结果时用单位扩大的方法实现量程转换。挡位间相差10倍。当前挡位用发光二极管指示。 设计八位信号锁存电路、显示译码电路。构成一个完整的显示控制电路，并进行测试。 将程序下载至FPGA/CPLD芯片，实现自动频段转换的2位数显频率计。下一页上一页6.2 完成工作任务的向导四、实施 1. 10 X 10加法计数器的设计 10 X 10进制的加法计数器可以用两个十进制的计数器级联而成。在此，可以选择使用计数器74192。该计数器具有异步清零、十进制计数带进位端及可预置数等功能，具体情况可查阅74192的技术资料，其功能表见表6-1 。 将两片74192

7、级联使用时，在分别连接好两片芯片的功能引脚后，将个位计数的芯片的进位端连接至十位计数芯片的加1时钟端即可。由于两个芯片的计数范围均为09，故可构成10 X 10进制的计数器。参考电路图如图6-2所示。下一页上一页6.2 完成工作任务的向导 使用Quartus 软件中的Max+plus 老式宏函数时，仅需要在新建的原理图图纸中，在选取状态下，即 为按下状态，双击原理图编辑窗口中的任意空白处，弹出Symbol对话框，在Name栏中输入元件名称便可在窗口右侧看到元件的预览图，如图6-3所示。点击OK确认后回到原理图编辑窗口，在适宜位置单击鼠标左键即可放置Max+plus 老式宏函数中的元件符号。 图

8、6-2中较粗的连线为总线，使用绘图工具条中的总线连线工具 进行连线。用导线连线工具 将总线与元件端口连接好之后，需要给连线命名，如图6-2中的out0-out7。下一页下一页上一页6.2 完成工作任务的向导操作方法为:单击鼠标左键选中需要命名的线，然后输入名字即可。与总线相连的连线名字需要与总线名对应。如图中总线名字out7.0，连线名须为out0-out7。 10 X 10进制加法计数器的仿真波形图(局部)如图6-4所示。 如果仿真结果正确，可以将设计的工程生成一个元件符号备用，下同。 其步骤是:选择原理图文件为当前文件后，选择菜单命令File Create/UpdateCreate Sym

9、bol Files for Current File即可。 本电路生成的元件符号如图6-5所示。 上一页6.2 完成工作任务的向导2.控制电路的设计 频率计的设计关键是控制电路的设计，控制电路产生频率测量所需的闸门、清零和锁存信号。 这三种信号的作用分别为: 闸门信号: 当闸门信号为高电平时，计数器开始计数，反之计数器停止计数。改变闸门宽度可以改变频率计的量程，闸门宽度越示，频率计的量程越大。 清零信号: 为了保证测频准确，在每次闸门信号开通前必须让计数器处在零状态，保证计数器每次都从零开始计数。 锁存信号: 为了防止频率计的显示随着计数值的增加不断变化，不断闪烁，在计数器和显示、译码之间增加

10、一级锁存电路。 下一页上一页6.2 完成工作任务的向导 这些信号具有一定的时序关系，如图6-6所示。 为了保证测量的精确性，在每次闸门信号变为高信号前，必须给计数器提供一个清零信号。当闸门信号为高电平时，计数器开始计数; 当闸门信号为低电平时，计数器停止计数。 如果闸门宽度为1s，那么闸门时间内计数器的计数值即为被测信号的频率; 改变闸门宽度可以改变频率计的量程，闸门宽度越示，频率计的量程越大。另一种扩大量程的方法为: 闸门宽度保持不变，对被测信号先进行分频，然后再对其测频。相对来说，后者更加容易实现。在本设计中，将采用后者。 下一页下一页上一页 由图6-6可知，几种信号均可以通过对CP脉冲进

11、行分频而得到。在此，可以利用一个十进制计数器来对CP脉冲进行分频而得到其他的几种信号。可以将十进制计数器的第八个状态值用作闸门信号，第九个状态值用作锁存信号，第十个状态值用作清零信号，如图6-7所示。这样，对于闸门信号而言，就是对CP脉冲的8分频。为使闸门信号为1 s，故击参加8 Hz的CP脉冲。 图6-7中，CLK是CP脉冲的输入引脚，本设计中使用的是8 Hz的方波信号; CNT-EN引脚是闸门信号的输出引脚; TLOCK为锁存信号输出引脚; TCLR为清零信号输出引脚。6.2 完成工作任务的向导下一页上一页 图6-7的工作原理为: 8 Hz的CP脉冲提供给本电路，那么计数器QD端“0保持的

12、时间为8个脉冲周期，即为1 s， “1保持的时间是2个脉冲周期，经反相器取反后，就得到闸门翻开时间为1s，关闭时间为2个脉冲周期。将闸门信号和10 X 10计数电路的计数脉冲相与，即可控制该计数器按照闸门时间计数。锁存信号采用的是计数器的第九个状态值，故锁存信号出现在闸门关闭后的第一个脉冲周期，而清零信号出现在闸门关闭后第一个脉冲周期的后半周期。 该控制电路的仿真波形图如图6-8所示。 6.2 完成工作任务的向导上一页6.2 完成工作任务的向导 由图6-8中可知，该电路的清零信号出现在锁存信号有效区间，为不使“0被锁存，故在设计锁存器电路时，应选择上升沿触发锁存的锁存器电路。3.锁存电路的设计

13、 如果计数器的输出直接译码显示，那么在闸门信号高电平期间，频率计的显示随着计数值的增加不断变化、不断闪烁、人眼难以分辨。为了防止这种现象，在计数和显示译码之间增加锁存电路。当计数器停止计数后(闸门信号由高变低后)，才将计数值锁存并译码显示。 该锁存电路设计的要点是: 当锁存信号出现01的变化时，将电路输入端的数据锁存并输出。下一页上一页6.2 完成工作任务的向导 本设计中，需要锁存的是两位BCD码，一共为八位进二制数。Max+plus 老式宏函数中，时钟上升沿锁存的八位二进制锁存器型号为74273，符合本电路设计的要求。 其功能表见表6-2。 采用74273芯片设计的锁存电路如图6-9所示 其

14、仿真波形图如图6-10所示。 4.显示译码电路的设计 显示译码电路将计数器所计的BCD码转换成七段数码管的段信号，以便将数字显示在数码管上。Max+plus且老式宏函数中提供多种BCD码转换成七段数码管段信号的芯片，如7447 74247 7448 74248 7449等。其中，前两个驱动的是共下一页下一页上一页6.2 完成工作任务的向导阳极数码管，后二个驱动的是共阴极数码管。在此以74248为例设计显示译码电路。 74248的显示效果图如图6-11所示，其功能表见表6-3。 根据表6-3可设计显示译码电路，如图6-12所示。 图6-12中，Din0Din3是BCD 码个位输入端，L0 L6是

15、个位数码管ag段信号的输出端。Din4 Din7 是BCD 码十位输入端，H0 H6是十位数码管ag段信号的输出端。 显示译码电路的仿真波形图如图6-13所示 上一页6.2 完成工作任务的向导5.量程切换电路的设计 根据设计要求，需要设计一个实现1 Hz，10 Hz，100 Hz三种量程自动切换的量程切换电路。 需要进行量程切换的情况有两种: 10 X 10进制计数器的产生进位信号。如果该计数器产生进位信号，那么说明计数器溢出，无法用两位BCD码表示当前的计数值，需要更换为更大的量程。 计数值的十位为0。当计数值的十位为0, A当前量程不是1 Hz时，为了提高测量的精度，需要降低测量的量程。

16、如第2局部所述，本设计可采用比较简单的先分频再测频的方法实现量程的变换。 下一页下一页上一页6.2 完成工作任务的向导 综上所述，量程切换电路的设计要点为: 根据计数器的溢出信号和计数值最高位是否为0，给出不同的分频系数。分频系数分别为1，10，100。当计数器产生进位信时，这3个分频系数是由示到大逐级递进的，即先给出分频系数为1的选择信号，如果超量程，那么给出分频系数为10的选择信号，依此类推。此项功能可以通过计数器的加1功能来实现。而出现计数值十位为0,目当前量程不是1 Hz时，那么需将量程降低。此项功能可以通过计数器的减1功能来实现。 74192是十进制加/减计数器，可以选择该器件实现量

17、程变换功能。由于存在二种量程，需给出二种组合的选择信号，外加一个本频率计测量范围溢出指示信号，故可设计为一个四进制的计数器。上一页6.2 完成工作任务的向导 电路设计如图6-14所示。 图6-14中，CLK为计数脉冲输入，使用时将其与10 X 10计数器进位端相连。START为测量启动信号，使用时可连接至按键电路。由于74192是高电平清零，当键按下时通常输出低电平，故在START与74192的CLR端间参加反相器。Q1 Q0的状态在0011间变化。 本电路的工作原理为: 开始测试时，给START施加低电平，使74192复位，此时输出的是分频系数为1的选择信号00，待测信号进入计数器测量后，如

18、果计数器溢出，那么本电路状态变成O1，控制分频电路进行10分频。依此类推。下一页下一页上一页 如果分频电路对待测信号进行100分频后，计数器依然溢出，那么说明待测信号的频率高出了本频率计的测量范围。 当待测频率低于当前量程范围时，计数值的十位会是0，根据这个特点，可以通过一个四输入的或非门，对计数器高四位BCD码进行判断，假设为全0，那么在或非门输出端(DOUT)产生一个上升沿，加至DOWN端即可降低量程。 如果当前量程已经是Hz挡，而当计数值十位为0时，那么不需再降低量程。因此，电路中需要增加对于这种情况加以判断的电路。其做法是，从Hz挡位输出端引出一路信号和或非门输出端(DOUT)通过一个

19、一输入或门后再加至DOWN端即可。6.2 完成工作任务的向导上一页6.2 完成工作任务的向导 这样，如果当前量程为Hz，那么或门输出“1，而不受或非门输出端(DOUT)的影响，那么不会在出现计数值十位为0时，继续降低量程，导致错误的量程指示结果。由于电路中没有微控制器，无法直接判断计数值的大示范围，故在测试前最好先从S TART端施加一个低电平，74192清零，让计数器从Hz挡开始测量。 6.分频电路的设计 本设计中分频电路的作用，是将待测信号的频率降低，以满足100进制计数器的测量范围要求。按照本设计的要求，应将分频电路设计成分频系数可变的，分频系数分别为1，10和100的分频电路。经过分频

20、电路的降频作用后，本频率计可以测量的频率范围是:19.9 kHz 。下一页上一页6.2 完成工作任务的向导 用十进制计数器可以实现10分频，而一白进制的计数器那么可以实现100分频，故分频电路本质上就是一个计数器电路。通过一个数据选择器就可以实现不同分频级别的选择，电路设计如图6-15所示。图6-15中，Fin引脚是待分频信号的输入端。两片74192级联构成了一百进制的计数器。 74153M Max+plus老式宏函数中提供的一个四选一的数据选择器元件，是74153(双四选一)的简化模型。74153M的C0端连接的是没有经过分频的输入信号，C1连接的是10分频后的信号，C2连接的是100分频后

21、的信号。分频系数的选择信号由SELO和SEL1输入。分频后的信号通过Fout引脚输出。 其仿真波形图如图6-16所示。 下一页上一页6.2 完成工作任务的向导7.量程指示电路 量程指示电路的作用是，根据分频电路的分频系数指示出当前应选择的单位。有X 1 Hz ，X 10 Hz和X 100 Hz二种。频率的测量值为数码管的显示值与挡位值相乘的结果。由于在量程切换电路中已经给出了挡位的切换信息，即： 00为不分频，对应X 1 Hz挡; 01为10分频，对应X 10 Hz挡; 10为100分频，对应X 100 Hz挡; 11那么为超出测量范围的信号。 下一页下一页上一页6.2 完成工作任务的向导 因

22、此，量程指示电路的本质就是一个2-4译码器，将两位二进制数表示的4种状态翻译成对应的输出信号，驱动发光二极管显示。 Max+plus老式宏函数中2-4译码器的型号为74139。 该器件的功能表见表6-4。 量程指示电路及其仿真波形图分别如图6-17和图6-18所示。 图6-17中，SELO和SELI是分频系数代表数据的输入端，输出端中的Hz ,_10 Hz,_ 100 Hz, OV四个端口，分别代表X 1 Hz挡、X10Hz挡、X100Hz挡、测量超范围等信息。上一页6.2 完成工作任务的向导五、检查 以上对一个两位数字频率计的各组成局部进行了说明并给出了参考电路，读者可自行按照本设计方案的组

23、成原理框图(如图6-1所示)将各局部连接起来，组成一个两位数字频率计。 以下给出采用本方案设计而成的两位数字频率计的仿真波形图，以供读者设计时参考。 X1Hz挡(图6-19)。测试条件:fc=8 Hz， fx=20 Hz。 图6-19中，ST是挡位复位信号，率计能以最适宜的挡位测量频率。fc低电平有效。每次测量前都应复位，以便频是标准信号，fx是待测信号，q是计数器的计数值(在此是为了方便分析仿真结果而引出，实际使用时可不引出)。下一页上一页6.2 完成工作任务的向导 QT是锁存器的输出值(实际使用时可不引出)，L和H分别是个位和十位数码管的段信号输出，Hz,_ lOHz,_ 100Hz, O

24、V是挡位信号。图6-19显示测量值为:21 X 1 Hz=21 Hz 。 X10Hz挡(图6-20)。测试条件:fc=8 Hz，fx=200 Hz。图6-20显示测量值为: 21X10Hz=210Hz。 X100Hz挡(图6-21)。测试条件:fc=8 Hz，fx=2 000 Hz。 图6-21显示测量值为: 21 X 100 Hz=2 100 Hz 。 超出测量范围(图6-22)。测试条件:fc=8 Hz， fx=10 000 Hz。 本次测量超出测量范围，本频率计设计的测量范围是19 900Hz。下一页下一页上一页六、评估 1.存在问题 本设计方案存在如下需要改进的问题: 频率计的测量范围

25、受到计数器位数的限制，读者可通过增加计数器位数扩展测量范围。 两位数码管显示的精度不够高。建议读者自行设计多位显示。 静态显示占用I/O引脚数量较多，特别是在多位显示中。建议改成动态显示。 直接测量法存在1量化误差，误差较大。 2.设计报告 设计报告应该包含所用的EDA方法及知识点的总结，内容如下:6.2 完成工作任务的向导返 回上一页 频率计设计要求及方案分析。 频率计的整体设计思想及设计框图。 提供频率计各单元电路的具体设计说明、整体设计电路图及其工作原理说明。 频率计设计的重要调试过程，遇到具体问题的解决方法。 记录频率计的测频结果(高、中、低二频段)，并对测频精度、响应速度及量程转换过

26、程等作出分析。 对扩大本频率计的功能、提高频率计的性能的设计思路。 谈谈使用EDA方法设计电路的体会及EDA方法与传统设计方法的比较。 总结本次设计的收获、存在问题。6.2 完成工作任务的向导下一页一、直接频率测量原理 无论采用何种方法测量频率，均是基于主门加计数器的结构而实现的，图6-23示出了计数式直接测频的原理方框图。其中主门具有“与门的逻辑功能。主门的一个输入端送入的是待测频率fx，它是由被测信号经放大整形后得到的。 主门的另一个输入端送入的是来门控双稳的闸门时间信号Ts。因为门控双稳是受时基(标准频率)信号控制的，所以Ts既准确又稳定。设计时通过品体振荡器和分频器的配合，可以获得10

27、 s, 1 s, 0.1 s等闸门时间。6.3 相关技术根底知识与根本技能 由于主门的“与功能，它的输出端只有在闸门信号Ts有效期间才有频率fx脉冲的输出，并送到计数器去计数。 计数值为 ，它与被测信号的频率fx成正比，由此可得频率计算公式为 (6-1) 可见，当闸门时间Ts为1 s时，N的值即为被测信号的频率。因为各个闸门时间之间为10的倍数关系，所以当N以十进制数显示时，对界的取值不为1 s时，只要移动小数点的位置就能直接显示出所测频率的值。下一页上一页6.3 相关技术根底知识与根本技能 该测频方法由于主门的开启时间与被测信号之间不同步，而使计数值N带有1量化误差(如图6-24所示)，目当

28、被测信号频率越低时，该量化误差的影响越大。假设再考虑由晶体振荡器引起的闸门时间误差，对式(6-1)进行误差的积累与合成运算后，可得到计数式直接测频误差的计算公式如下: (6-2) 上式右边第一项为量化误差的相对值，其中 第二项为闸门时间的相对误差。数值上等于晶体振荡器基准频率的相对不确定度 。下一页上一页6.3 相关技术根底知识与根本技能二、间接频率测量原理 间接频率测量即为通过测量周期再经倒数运算而得到频率的间接方法。该方法的原理框图与图6-23所示类似，仅击将由晶振产生的标准频率和fx调换位置，即以待测信号的高电平作为闸门时间。三、等精度频率测量原理 与直接测量法相比，等精度频率测量法的优

29、点是，可在整个测频范围内获得同样高的测试精度和分辨率。 等精度测量法的原理是，确定了计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。当闸门门限的上升沿到来时，如果待测量信号的上升沿未到时两组计数器也不计数，下一页上一页6.3 相关技术根底知识与根本技能只有在待测量信号的上升沿到来时，两组计数器才开始计数;当闸门门限的下降沿到来时，如果待测量信号的一个周期未结束时两组计数器也不停止计数，只有在待测量信号的一个周期结束时两组计数器才停止计数。 其实现原理如图6-25所示。 在同一闸门时间 T 内分别对 fx 和fc 进行计数，计数器 A 的计数值为 ，计数器B的计数值为 ， 由于 ，那么被测频率fx和周期Tx分别为 (6-3) (6-4)下一页上一页6.3 相关技术根底知识与根本技能 由式 (6-3) 和式 (6-4) 可知，等精度测量法的测量结果与闸门时间无关。 等精度测量法中各信号的时序关系图如图6-26所示。 由图6-26可知，在同步电路(D触发器)的作用下，计数闸门信号与被测信号同步，实现同步开门，并且开门时间 T 准确地等于被测信号周期的整数倍，故式 (6-3) 和