数字系统设计：第一章 数字系统设计概述

1、第一章 数字系统设计概述本章目录数字系统概念常见数字系统设计方法数字系统设计历程PLD发展趋势课程学习建议1、数字系统概念本节内容基本概念 概念定义分类 理论基础逻辑代数 基本结构 应用特点1、数字系统概念1.1.1概念定义用数字信号完成数字量存储、传输、处理的电路称为数字电路。数字电路包括组合逻辑电路、时序逻辑电路两类。系统泛指由一群有关连的个体组成，根据预先编排好的规则工作，能完成个别元件不能单独完成的工作的群体。数字系统则是以基本数字电路为基本组成单元的电子系统。1.1 基本概念1、数字系统概念1.1 基本概念1、数字系统概念组合逻辑电路由最基本的逻辑门电路组合而成；输出值只与当时的输入

2、值有关；类似于模拟电路中的纯电阻电路；加法器、译码器、编码器、数据选择器等均属于组合逻辑电路。1.1.2数字电路分类1、数字系统概念组合逻辑电路模型基本逻辑电路（与、或、非）.输入输出1、数字系统概念 时序逻辑电路由逻辑门电路与存储器组成的反馈逻辑回路构成；具有记忆功能。输出不仅取决于当时的输入值，还与电路过去的状态有关；类似于模拟电路中含储能元件电感或电容的电路；触发器、锁存器、计数器、移位寄存器、储存器等电路均属于时序电路。1.1.2数字电路分类1、数字系统概念时序逻辑电路模型组合逻辑电路存储器输入输出现态次态1、数字系统概念1.1.3数字系统理论基础广义数字系统的理论基础是逻辑代数。各种

3、数字系统均可使用逻辑代数作为表示，化简，设计推理的工具。1、数字系统概念逻辑代数也叫做开关代数。起源于英国数学家乔治布尔(George Boole)于1849年创立的布尔代数。由变量集、常量 0 和 1 及“与”、“或”、“非”三种运算所构成的代数系统。1、数字系统概念1.1.4数字系统基本结构 数字系统在结构上，由输入部件、输出部件及逻辑系统组成。 其中逻辑系统包括存储部件、处理部件、控制部件三大子系统。系统处理单元包括处理部件和控制部件。1、数字系统概念数字系统内部所传输处理的对象均为基本数字逻辑变量存储部件处理部件控制部件输入部件输出部件数据处理单元逻辑系统1、数字系统概念同时具有算术运

4、算和逻辑运算功能以二进制逻辑代数为数学基础，既能进行算术运算又能方便地进行逻辑运算（与、或、非、判断、比较、处理等），极其适合于运算、比较、存储、传输、控制、决策等应用。实现简单，系统可靠以二进制作为基础的数字逻辑电路，简单可靠，准确性高。集成度高，功能实现容易集成度高，体积小，功耗低。电路的设计、维修、维护灵活方便。1.2 数字系统的特点1、数字系统概念广泛的应用于电子计算机、自动控制、航天、雷达、通信、数码家电、移动手持设备等各个领域。1.3数字系统的应用1、数字系统概念2、常见数字系统设计方法本节内容：基于中小规模集成电路的设计方法 设计思想 一般步骤设计案例 基于MCU的设计方法 基于

5、PLD的EDA方法三种设计方法总览2、常见数字系统设计方法2.1.1主要设计思想：将具体问题抽象为基本逻辑关系，自下而上进行设计。2.1基于中小规模集成电路的设计方法采用固定功能的器件（通用型器件，如与74系列等），根据连接逻辑关系，设计电路板实现功能。电路运行速度快,实时性好。大部分设计依赖人工完成，过程复杂繁琐。设计周期长，易出错，产品灵活性差。2.1.2设计特点2、常见数字系统设计方法2.1.2一般步骤：问题抽象与变量定义、输入输出真值表、逻辑关系化简、逻辑电路原理图、实际电路连接图、PCB制板仅以设计数字时钟数码管译码、显示电路的设计为例输入:数字变量09输出:数码管显示09IN：A,

6、B,C,D (二进制需4位数表示09)OUT：Fa, Fb, Fc, Fd, Fe, Ff, Fg (7位输出驱动七段数码管)问题抽象与变量定义2、常见数字系统设计方法输入输出真值表根据输入输出的实际关系画出真值表2、常见数字系统设计方法逻辑关系化简 变量数量较少时常用卡诺图法化简，示意如下，具体过程省略。化简得出输出关于输入的逻辑关系式如：2、常见数字系统设计方法逻辑电路原理图（示意）：Fa Fb A B C使用基本逻辑门实现功能由输入输出逻辑关系式画出逻辑电路原理图。2、常见数字系统设计方法实际电路连接图实际逻辑器件根据逻辑电路原理图画出实际器件电路连接图，最终制成系统PCB板。2、常见数

7、字系统设计方法2.2.1主要设计思想：将具体问题转化为算法流程图。2.2基于MCU、DSP的设计方法使用高级程序语言（如C，C+）编写算法；编译器自动编译链接成可执行代码；描述方法上具有直观、灵活的优势；硬件电路及板图设计更为简单强干扰（PC指针容易跑飞）、要求高速处理（指令串行执行）的特殊应用中一般MCU难以满足要求。2.2.2设计特点2、常见数字系统设计方法2.2.2 一般步骤：功能模块划分、算法流程图、C/汇编代码、编译链接、软件仿真、硬件调试同样简单以设计数字时钟为例功能模块划分2、常见数字系统设计方法算法流程图设计主程序系统初始化整点？闹钟到？提示音闹铃提示音NNYY外部按键中断进入

8、秒表中断退出初始化秒表后台计时?Y带显示延时消抖调整模式有闪烁？切换显示模式时间调整调整时间?调整日期?调整闹钟?日期调整秒表模式?日期、闹钟、闹钟设置、秒表显示循环切换闹钟调整YNNYYNNNYYY保护Psw、A寄存器恢复psw、A寄存器NN提示音滴Key1按下?2、常见数字系统设计方法C/汇编代码集成开发环境中将算法设计转化为源代码2、常见数字系统设计方法软件仿真（Protues等）源代码经编译连接后下载到MCU中2、常见数字系统设计方法硬件实现实体MCU（如51系列单片机）2、常见数字系统设计方法DSP及其简单应用 DSP（digital signal processor）是一种独特的微

9、处理器，是以数字信号来处理大量信息的器件。在保密通信、雷达处理、声呐处理、导航、全球定位、跳频电台、搜索和反搜索等方面有很多的应用2、常见数字系统设计方法2.3.1主要设计思想：将具体问题按照并行工程、自顶向下的思想，从概念、算法、协议开始设计电子系统，采用相应的描述方式分层设计，逐步细化。2.3基于PLD的EDA设计方法 采用硬件描述语言，结合图表化的描述进行顶层算法设计；从行为描述、寄存器传输级描述、逻辑综合三个层次逐步细化；复杂繁琐的逻辑编译、化简、分割、综合、优化、布局布线、仿真等均由EDA工具自动完成；这种自顶向下的设计思想更符合人的思维方式。2.1.2设计特点2、常见数字系统设计方

10、法2.3.2一般步骤：第一步：按照自顶向下的设计方法进行系统划分第五步：根据适配后的仿真模型，进行适配后的软件仿真第六步：将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中第二步：输入高层设计：HDL代码，图形（框图，状态图等）第三步：利用EDA综合器对HDL源代码进行自动综合优化处理，生成门级描述的网表文件第四步：利用EDA适配器将网表文件针对具体目标器件进行自动逻辑映射操作2、常见数字系统设计方法同样以数字时钟系统的设计简单为例顶层方案设计 利用数码管显示时间，利用按键开关进行修改与设置的操作，利用拨码开关改变闹钟运行的模式，利用蜂鸣器发出各种提示音，利用发光

11、LED表示闹钟运行的各种状态。2、常见数字系统设计方法 采用模块化的思想，将系统总的功能分解成若干个子功能。初步考虑分为3个部分：键盘部分、处理器部分和显示部分。 键盘模块通过扫描按键开关和拨码开关得到操作信息，处理器模块通过键盘模块输入的操作信息处理数据，并将处理后的时间数据传给显示模块，由显示模块显示结果。2、常见数字系统设计方法输入高层设计EDA工具中使用图形方式输入高层设计2、常见数字系统设计方法设计细化：HDL语言实现实体功能用硬件描述语言具体化高层设计2、常见数字系统设计方法 逻辑编译化简、综合优化、适配、布局布线、仿真模型生成由EDA工具自动完成；获得门级电路描述网表。和所选PL

12、D器件的结构相关联利用PLD器件内部的布线资源来完成各种逻辑块和I/O块之间的电气连接。以上过程一般不需人工参与2、常见数字系统设计方法 编译完成后可以查看资源占用情况甚至可以查看底层逻辑块的连接关系综合后资源的利用情况报告模块名字已利用资源未利用资源2、常见数字系统设计方法根据综合后得到的仿真模型使用仿真工具进行软件时序仿真分析Quartus自带波形仿真工具，也可使用其它仿真工具如Modelsim。是否记得数电实验也有类似的图2、常见数字系统设计方法分配相应物理管脚，下载至FPGA/CPLD器件中使用软件改变硬件结构的一个体现：实际物理连接关系改变时，只需通过软件重新分配PLD管脚。自定义的

13、端口名字表示每个端口的输入输出模式每个端口与实际开发板上面的物理接口连线2、常见数字系统设计方法实际运行效果实际可编程逻辑器件2、常见数字系统设计方法2.4 总览三种设计方法，可以看出：基于中小规模集成电路的设计方法电路运行速度快,实时性好。然而过程过于繁琐复杂，不适用于大型的数字系统设计；基于MCU的设计方法较为直观人性化，然而MCU的性能难以满足某些特定场合（如高速情况下）的应用需求；基于PLD的EDA设计则是一种全新的设计思想与设计理念。兼具了中小规模集成电路设计与MCU设计方式的优点；在顶层设计上采用多种输入描述方法，具有MCU方式设计的灵活性、直观性；底层硬件逻辑设计由EDA工具自动

14、完成保证了设计效率；功能开发上是软件实现的，物理机制为纯硬件电路；纯硬件的物理机制使其具有更强的抗干扰能力、更快的运行速度。3、数字系统设计历程 本节内容CAD(计算机辅助设计阶段） CAE(计算机辅助工程设计)阶段 EDA(电子设计自动化)阶段 现代EDA数字系统设计与传统设计方式对比设计流程描述方法 设计手段 系统硬件构成 HDL简介3、数字系统设计历程20世纪70年代起始的CAD(计算机辅助设计)阶段20世纪80年代起始的CAE(计算机辅助工程设计)阶段20世纪90年代起始的EDA(电子设计自动化)阶段 现代电子设计技术的核心已趋向以计算机辅助的电子设计自动化，即EDA技术。主要有3个阶

15、段：3、数字系统设计历程主要工作：PCB设计、电路模拟、集成电路版图编辑常用工具软件：Tango、SPICE3.1 20世纪70年代起始的CAD(计算机辅助设计)阶段3、数字系统设计历程主要特点：PCB设计、原理图输入、电路分析、逻辑仿真、自动布局布线常用工具软件：Mentor Graphics、Valid Daisy等公司的产品3.2 20世纪80年代起始的CAE(计算机辅助工程设计)阶段3、数字系统设计历程主要特点：硬件描述语言、系统级仿真和综合技术、“自顶向下”的设计理念常用工具软件：Quartus、ISE、Isp LEVER3.3 20世纪90年代起始的EDA(电子设计自动化)阶段3、

16、数字系统设计历程设计流程描述方法设计手段系统硬件构成3.4 现代EDA数字系统设计与基于中小规模集成电路的传统设计方式对比主要区别3.4.1设计理念：3.4.2描述方法与设计手段传统设计方式：以逻辑函数与单元模块电路为主整个设计流程需要人工参与EDA设计方式：以硬件描述语言（Hardware Description Language，HDL）为主EDA工具完成逻辑编译、化简分割、综合优化、布局布线、仿真3、数字系统设计历程 HDL的全称是Hardware Description Language，即硬件描述语言，可以在三个层次上进行电路描述，由高到低为系统行为级、寄存器传输级和逻辑门级。 常用

17、的HDL有VHDL、Verilog和AHDL。HDL新发展：SystemVerilog、SystemC3.5 HDL简介3、数字系统设计历程VHDL用于电路设计的高级语言。最初由美国国防部开发 VHDL的英文全写：VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language. 超高速集成电路硬件描述语言。主要应用在数字电路的设计中。3、数字系统设计历程使用VHDL进行数字系统设计的优点： （1）系统硬件描述能力强，适合大型项目与团队开发。 （2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设

18、计系统的功能可行性，随时可对设计进行仿真模拟。 （3）VHDL具有强大的行为描述能力，可以避开具体的底层器件结构设计。 （4）VHDL符合IEEE工业标准，编写的模块容易实现共享和复用。 （5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。3、数字系统设计历程SystemVerilogVerilog的超集，在面向对象和验证平台方面进行了扩展。SystemCC+的基础上添加的硬件扩展库和仿真库结合了面向对象编程和硬件建模机制原理软硬件协同设计HDL新发展：4、可编程逻辑器件本节内容PLD的发展 PLD的分类 CPLD与FP

19、GA的对比 FPGA/CPLD相对MCU的优势FPGA发展趋势EDA市场发展与就业4、可编程逻辑器件可编程逻辑器件（Programmable Logic Device，PLD）是一种可由用户对其进行编程的大规模通用集成电路。PLD给数字系统设计带来革命性影响，如同一张白纸，工程师可以通过原理图输入法、硬件描述语言等自由设计一个数字系统，是实现数字系统的理想器件。PLD能完成任何数字器件的功能，上至高性能CPU，下至简单的74系列IC。4、可编程逻辑器件 使用基于SOPC的NiosII+ARM方案，在一片PLD芯片上即可构成高性能CPU 使用集成IC（基本为74系列）搭建的具备简单功能的CPU托

20、在掌心的FPGA核心板4、可编程逻辑器件PLD器件正往超高速、高密度、低功耗、低电压方向发展。4.1 PLD的发展：PLAPALGALFPGA；EPLDCPLD。4、可编程逻辑器件大的PLD生产厂商 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品4、可编程逻辑器件两大生产厂商产品FPGA:Cyclone、CycloneII Stratix、StratixII等CPLD:MAX7000、MAX3000系列(EEPROM工艺) FPGA:Spartan系列 Virtex系列CPLD:XC9500系列（Flash工艺） 在相对低端的产品器件

21、中，Alrera 的Cyclone系列比Xinlinx的Spartan 强大；而在高端的产品器件中，Xinlinx的Virtex系列比Alrera 的Stratix优势更加明显。4、可编程逻辑器件基于乘积项技术的PLD（CPLD）基于查找表技术的PLD（FPGA）4.2 PLD的分类与阵列固定，或阵列可编程与阵列、或阵列均可编程与阵列可编程，或阵列固定4.2.1 基于乘积项技术的PLD与阵列固定，或阵列可编程ABCO1O2O3 这一类型的代表器件是可编程只读存储器PROM（Programmable Read Only Memory）。如右图是一个83阵列结构。因为与阵列固定，输入信号的每个组合

22、都固定连接，所以与门阵列为全译码阵列。 若利用PROM来实现逻辑函数，则会随着输入信号的增加，芯片面积变大，利用率和工作速度降低等情况发生。4.2.1 基于乘积项技术的PLD与阵列、或阵列均可编程 这一类型的代表器件是可编程逻辑阵列（Programmable Logic Array，PLA），在可编程逻辑器件中，其灵活性最高。由于它具有与或阵列均能编程的特点，在实现函数时，只需要形成所需的乘积项，使阵列规模比输入数相同的与阵列固定、或阵列可编程的PROM小得多。它是将ROM地址译码器的全译码改为部分译码，使得译码器矩阵大大压缩。这有利于提高器件的利用率，节省硅片的面积。ABCO1O2O34.2

23、.1 基于乘积项技术的PLD与阵列可编程，或阵列固定 这一类型的代表器件是可编程阵列逻辑（Programmable Array Logic，PAL）和通用阵列逻辑（Generic Array Logic，GAL）。这种结构中，或阵列固定若干个乘积项输出，如右图，每个输出对应的乘积想有两个。在典型的器件中，乘积项可达8个，在高密度PLD中乘积项可高达几十个。ABCO1O2O34.2.2 基于查找表技术的PLD基于查找表技术（Look-Up table）的PLD芯片，我们也可以称之FPGA，查找表简称为LUT，本质上就是一个RAM。目前FPGA中多用4输入的LUT，所以每一个LUT可以看成一个有4

24、位地址线的161的RAM。当用户通过原理图或HDL语言描述一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把结果事先写入RAM，这样每输入一个信号进行逻辑运算就相当于输入一个地址进行查表，找出地址对应的内容，然后输出即可。输入内容转换地址寻址查表结果输出4.2.2 基于查找表技术的PLD下图是一个4输入与门的例子：4、可编程逻辑器件4.3 CPLD与FPGA的对比CPLDFPGA内部结构ProducttermLookup Table程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的

25、算法速度快慢其他资源EAB，锁相环保密性可加密一般不能保密4、可编程逻辑器件并行执行，运行速度快 全定制芯片设计，改变软件即可改变硬件集成锁相环,倍频频率高IO管脚多,容易实现大规模系统 大量IP软核,方便二次开发 功能开发上是软件实现的，物理机制却和纯硬件电路一样，抗强电磁干扰十分可靠4.4 FPGA/CPLD相对MCU的优势以下将就并行运行与全定制设计两方面举例说明4、可编程逻辑器件 相对于MCU，在一些多任务的高速时序数字系统中，CPLD/FPGA并行运行的速度优势尤其明显。 例如：以8位色60帧的速度驱动640*480分辨率的VGA显示器显示一幅静态图像所需的最小处理速度：640*48

26、0*60=18.43M/s考虑VGA时序中的附加帧首等，实际需要的处理速率约为25M/s 若以普通单片机实现，若每个时钟周期处理一条指令（实际部分指令需要多个时钟周期），则工作于25MHz频率下的单片机除驱动显示器外，基本没有空余资源可执行其它控制任务。 若以普通FPGA实现，同样假定每个时钟周期处理一条指令，则采用25MHz晶振的FPGA只需分出一条线程驱动显示器，其它控制任务可以并行执行不受影响 。若采用内置锁相环倍频，则时钟源频率还可进一步下降。VGA显示其他模块CLKVGA键盘控制其他模块CLK4、可编程逻辑器件 FPGA/CPLD的设计是全定制的设计，对产品芯片硬件资源设计具有极大的

27、自由性，接口资源、总线位宽等均可按需要定制。 而MCU的数据位宽、硬件资源都是固定的，无法根据现实需要灵活修改。 上一个VGA显示的例子中，若显示的图像由外部IO口传输，对于高端32位单片机接收一幅图像所需时间：640*480/32=9600个时钟周期。 对于普通FPGA，若定义128位宽的管脚并行接收一幅图像，所需时间：640*480/128=2400个时钟周期。 只要具有足够的空余IO口与可编程逻辑门资源，在一块FPGA/CPLD芯片上可以根据实际需要，定制出任意个数的串行口、PWM信号输出口等，以满足实际系统的需求。4、可编程逻辑器件IP核扩充（Intellectual Property

28、 core）4.5 FPGA发展趋势IP核实现PCI接口扩充IP核实现以太网接口扩充IP核扩充实例4.5 FPGA发展趋势具有1588定时控制和可编程上行链路功能的以太网MAC内核和交换矩阵内核知识产权(IP)是由MorethanIP GmbH开发。凭借IP核扩展的灵活性很容易修改而迎合其它系统及快速变化的市场需求。 MorethanIP企业系统基于Altera的Stratix II FPGA开发的简单高性价比IEEE 1588的交换机。Altera的Stratix II FPGA4、可编程逻辑器件片上可编程系统（System On a Programmable Chip，SOPC）4.5 F

29、PGA发展趋势 用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。 可编程片上系统（SOPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。一般概括其特点为: 至少包含一个嵌入式处理器内核； 具有小容量片内高速RAM资源； 丰富的IPCore资源可供选择； 足够的片上可编程逻辑资源； 处理器调试接口和FPGA编程接口； 可能包含部分可编程模拟电路； 单芯片、低功耗、微封装。片上可编程系统实例4.5 FPGA发展趋势ALTERA推出的NIOSII架

30、构SOPC解决方案XIlinx推出的MicroBlaze架构SOPC解决方案4、可编程逻辑器件高速I/O接口控制器4.5 FPGA发展趋势以Altera公司的Stratix IV GT FPGA为例 PC上使用的PCI-E接口控制器能够提供5GB/s的带宽，通常用于接驳显卡或其它需要高速传输数据的硬件。基于FPGA的PCI-E开发板PCI-E接口核心FPGA高速I/O接口控制器实例4.5 FPGA发展趋势4、可编程逻辑器件高性能DSP应用4.5 FPGA发展趋势FPGA内嵌DSP核心FPGA实现DSP算法上图为使用FPGA实现的视频编码/解码算法的实现示意图基于FPGA/CPLD的DSP算法设

31、计实例4.5 FPGA发展趋势内嵌DSP的FPGA在高速图像处理应用4.5 FPGA发展趋势FPGA内嵌DSP核心实例 日立国际电气公司基于Xilinx推出的VIRTEX-5系列FPGA，开发了高分辨率、快帧速率、图像质量好、效率高并且速度快的KP系列工业相机。 VIRTEX-5系列FPGA内嵌的DSP在实现高分辨率、小尺寸以及图像校正功能（如彩色相机的白平衡和独立六色颜色修正）等方面起到了关键作用。4.6 EDA市场发展与就业从应用领域来看，EDA技术已经渗透到各行各业，如上文所说，包括在机械、电子、通信、航空航航天、化工、矿产、生物、医学、军事等各个领域，都有EDA应用。另外，EDA软件的

32、功能日益强大，原来功能比较单一的软件，现在增加了很多新用途。全球EDA产业市场规模（不完全统计）資料來源：GarySmithEDA(2009/02)；MoneyDJ 財經知識庫4、可编程逻辑器件4、可编程逻辑器件在数字IC设计领域，前端验证工作一般都是用FPGA完成的，因此FPGA工程师也是IC设计公司迫切需要的人才。 FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一，特别是熟悉硬件构架的FPGA系统工程师。中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PCB制板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。4、可编程逻辑器件中国和印度正在成为

33、电子设计自动化领域发展最快的两个市场，年夏合增长率分别达到了50%和30% 业内人士认为，目前FPGA/IC设计行业至少有20-30万的人才缺口，仅北京市场FPGA硬件开发人员的需求就已经超过了3万人华清远见公司2009-2010年中国EDA开发从业人员调查报告（薪资分布）4、可编程逻辑器件 美国已有FPGA人才40多万，台湾地区有7万多，而中国内地仅有一万左右。 EDA技术代表着现代数字系统设计的最新发展方向，主要应用于高端产品领域，传统单片机MCU设计则逐步趋向中低端应用。4、可编程逻辑器件从招聘岗位要求看来，从事EDA数字系统设计行业一般必须具备以下能力：数字电子电路理论基础 Veril

34、og HDL或VHDL语言与应用；主流公司公司CPLD/FPGA器件特性，Quartus软件应用；项目test-bench的编写，Modelsim仿真工具；OVM/UVM/VMM验证学，能搭建SOPC芯片、FPGA验证环境。5.课程学习建议本节内容：课程授课安排 学习经验心得配套开发板介绍5.课程学习建议第一章 数字系统设计概论 （ 4学时）第二章 EDA开发软件与硬件平台 （2学时）第三章 硬件描述语言（VHDL）基础 （8学时）第四章 组合逻辑电路描述 （3学时）第五章 基本时序逻辑电路描述 （3学时）第六章 同步时序电路设计方法与状态机 （8学时）第七章 仿真与综合 （4学时）第八章 数

35、字系统设计方法与案例分析 （4学时）讲座1：Testbench设计 （4学时）讲座2：IP核的设计 （4学时）讲座3：Verilog语言 （4学时）5.1.课程授课安排5.课程学习建议5.2.学习经验心得学习方法：由浅而深，逐步提高。入门了解EDA设计领域涉及的关键词，对必须掌握的知识内容有初步了解；熟悉一种硬件描述语言如VHDL、Verilog（语法，结构，基本语句）；熟悉一种EDA设计工具如Quartus、ISE（操作，仿真，调试）；设计一段简单的代码（加法器、计数器、串并转换器），仿真并实践验证；设计并实现一个稍微复杂的接口驱动电路，如UART、VGA、PS2；设计并实现一个具有一定功能的完整数字系统5.课程学习建议提高了解E