freecale寄存器说明复习过程

1、Good is good, but better carries it.精益求精，善益求善。freecale寄存器说明MC9S12DG128B单片机寄存器说明书（主要部分）作者：广工翔宇队2008-01-26目录TOCo1-3hzuHYPERLINKl_Toc193342760一、CRG(ClockandResetGenerator时钟模块)PAGEREF_Toc193342760h4HYPERLINKl_Toc193342761SYNR与REFDVPAGEREF_Toc193342761h4HYPERLINKl_Toc193342762CRGFLG(时钟产生模块的标志寄存器)PAGEREF_

2、Toc193342762h4HYPERLINKl_Toc193342763CRGINTL（CRG中断允许控制寄存器）PAGEREF_Toc193342763h5HYPERLINKl_Toc193342764CLKSEL（时钟选择寄存器）PAGEREF_Toc193342764h5HYPERLINKl_Toc193342765PLLCTL(锁相环控制寄存器)PAGEREF_Toc193342765h5HYPERLINKl_Toc193342766RTICTL(设置实时中断超时周期寄存器)PAGEREF_Toc193342766h6HYPERLINKl_Toc193342767COPCTL(看门狗

3、控制器)PAGEREF_Toc193342767h7HYPERLINKl_Toc193342768ARMCOP(看门狗复位寄存器)PAGEREF_Toc193342768h7HYPERLINKl_Toc193342769二、AD转换模块PAGEREF_Toc193342769h8HYPERLINKl_Toc193342770ATDCTL2(AD控制寄存器2)PAGEREF_Toc193342770h8HYPERLINKl_Toc193342771ATDCTL3(AD控制寄存器3)PAGEREF_Toc193342771h8HYPERLINKl_Toc193342772ATDCTL4（时钟选择预

4、分频）PAGEREF_Toc193342772h9HYPERLINKl_Toc193342773ATDCTL5（AD控制器5）PAGEREF_Toc193342773h10HYPERLINKl_Toc193342774ATDSTAT0（AD状态寄存器）PAGEREF_Toc193342774h11HYPERLINKl_Toc193342775ATDDIEN（AD输入使能寄存器）PAGEREF_Toc193342775h11HYPERLINKl_Toc193342776ATDDRHx/ATDDRLx(AD转换结果寄存器)PAGEREF_Toc193342776h11HYPERLINKl_Toc1

5、93342777三、PWM模块PAGEREF_Toc193342777h12HYPERLINKl_Toc193342778PWM初始化步骤PAGEREF_Toc193342778h12HYPERLINKl_Toc193342779PWME（PWMEnableRegisterPWM使能寄存器）PAGEREF_Toc193342779h12HYPERLINKl_Toc193342780PWMPOL（PWMPolarityRegister极性选择寄存器)PAGEREF_Toc193342780h12HYPERLINKl_Toc193342781PWMDTYx（PWMChannelDutyRegist

6、ersPWM通道占空比寄存器）PAGEREF_Toc193342781h12HYPERLINKl_Toc193342782PWMPERx（PWMChannelPeriodRegistersPWM通道周期寄存器)PAGEREF_Toc193342782h13HYPERLINKl_Toc193342783PWMCLK（PWMClockSelectRegisterpwm时钟选择寄存器)PAGEREF_Toc193342783h13HYPERLINKl_Toc193342784PWMPRCLK（PrescaleClockSelectRegister预分频时钟选择寄存器）PAGEREF_Toc19334

7、2784h14HYPERLINKl_Toc193342785PWMCTL（PWMControlRegister控制寄存器）PAGEREF_Toc193342785h14HYPERLINKl_Toc193342786四、IO模块PAGEREF_Toc193342786h16HYPERLINKl_Toc193342787PortTI/ORegister(PTT)PAGEREF_Toc193342787h16HYPERLINKl_Toc193342788PortTInputRegister(PTIT)（PTIS、PTIP、PTIH、PTIJ）PAGEREF_Toc193342788h16HYPERL

8、INKl_Toc193342789PortTDataDirectionRegister(DDRT)（DDRS、DDRH、DDRJ）PAGEREF_Toc193342789h16HYPERLINKl_Toc193342790PortTReducedDriveRegister(RDRT)（RDRS、RDRP、RDRH、RDRJ）PAGEREF_Toc193342790h16HYPERLINKl_Toc193342791PortTPullDeviceEnableRegister(PERT)（PERS、PERH、PERJ）PAGEREF_Toc193342791h16HYPERLINKl_Toc193

9、342792PPST(PortTPolaritySelectRegister)PAGEREF_Toc193342792h17HYPERLINKl_Toc193342793PTS(PortSI/ORegister)PAGEREF_Toc193342793h17HYPERLINKl_Toc193342794WOMS（PortSWired-OrModeRegister)PAGEREF_Toc193342794h17HYPERLINKl_Toc193342795PTP（PortPI/ORegister)PAGEREF_Toc193342795h17HYPERLINKl_Toc193342796PIEP

10、（PortPInterruptEnableRegister)（PIEH、PIEJ）PAGEREF_Toc193342796h18HYPERLINKl_Toc193342797PIFP（PortPInterruptFlagRegister)（PIFH、PIFJ）PAGEREF_Toc193342797h18HYPERLINKl_Toc193342798PTH（PortHI/ORegister)PAGEREF_Toc193342798h18HYPERLINKl_Toc193342799PortJI/ORegister(PTJ)PAGEREF_Toc193342799h18HYPERLINKl_To

11、c193342800五、SPI0模块（SPI1模块与之对应）PAGEREF_Toc193342800h20HYPERLINKl_Toc193342801SPI0CR1（SPI0控制寄存器1）PAGEREF_Toc193342801h20HYPERLINKl_Toc193342802SPI0CR2（SPI0控制寄存器2）PAGEREF_Toc193342802h21HYPERLINKl_Toc193342803SPI0BR（波特率设置寄存器）PAGEREF_Toc193342803h21HYPERLINKl_Toc193342804SPI0SR（SPI状态寄存器）PAGEREF_Toc19334

12、2804h22HYPERLINKl_Toc193342805SPI0DR（SPI数据寄存）PAGEREF_Toc193342805h22HYPERLINKl_Toc193342806六、EnhancedCaptureTimerModule增强型捕捉定时器模块PAGEREF_Toc193342806h23HYPERLINKl_Toc193342807TIOS（定时器输入捕捉/输出比较选择寄存器）PAGEREF_Toc193342807h23HYPERLINKl_Toc193342808OC7M（OutputCompareMaskAction）PAGEREF_Toc193342808h23HYPE

13、RLINKl_Toc193342809OC7D（OutputCompare7DataRegister）PAGEREF_Toc193342809h23HYPERLINKl_Toc193342810TSCR1PAGEREF_Toc193342810h23HYPERLINKl_Toc193342811TCTL1/TCTL2（定时器控制寄存器1/2）PAGEREF_Toc193342811h24HYPERLINKl_Toc193342812TCTL3/TCTL4（输入捕捉沿控制(IC7IC0)）PAGEREF_Toc193342812h24HYPERLINKl_Toc193342813TIE（定时器中

14、断允许控制器）PAGEREF_Toc193342813h25HYPERLINKl_Toc193342814PACN3、PACN2（PACN1、PACN0类似）PAGEREF_Toc193342814h25HYPERLINKl_Toc193342815PACTL（16位计数器控制寄存器）PAGEREF_Toc193342815h25HYPERLINKl_Toc193342816七、SCI异步品行通信PAGEREF_Toc193342816h27HYPERLINKl_Toc193342817SCICR1（SCI控制寄存器1）PAGEREF_Toc193342817h27HYPERLINKl_Toc

15、193342818SCICR2（SCI控制寄存器2）PAGEREF_Toc193342818h27HYPERLINKl_Toc193342819SCIBDH/L（SCI波特率设置寄存器）PAGEREF_Toc193342819h27HYPERLINKl_Toc193342820SCISR1（SCI状态寄存器1）PAGEREF_Toc193342820h27HYPERLINKl_Toc193342821SCIDRH/L（SCI接收发送数据寄存器）PAGEREF_Toc193342821h28HYPERLINKl_Toc193342822八、EEPROM(电可擦除寄存器)PAGEREF_Toc19

16、3342822h29HYPERLINKl_Toc193342823ECLKDIV（时钟分频器寄存器）PAGEREF_Toc193342823h29HYPERLINKl_Toc193342824ECNFG(EEPROMConfigurationRegister)PAGEREF_Toc193342824h29HYPERLINKl_Toc193342825EPROT(EEPROM保护设置寄存器)PAGEREF_Toc193342825h29HYPERLINKl_Toc193342826ESTAT(EEPROM状态寄存器)PAGEREF_Toc193342826h30HYPERLINKl_Toc193

17、342827ECMD(EEPROM指令寄存器)PAGEREF_Toc193342827h30HYPERLINKl_Toc193342828ESTAT(EEPROM状态寄存器)PAGEREF_Toc193342828h31MC9S12DG128B特殊功能寄存器说明一、CRG(ClockandResetGenerator时钟模块)SYNR与REFDVMnemonic76543210ResetValueSYNR00SYN5SYN4SYN3SYN2SYN1SYN00000,0000REFDV0000REFDV3REFDV2REFDV1REFDV00000,0000说明：SYNR：（时钟合成寄存器）有效

18、位为寄存器的低6位，默认地址：$34。REFDV：（时钟分频寄存器）有效位为寄存器的低4位，默认地址：$35。靠锁相环产生的时钟频率由下面的公式得到：PLLCLK=2*OSCCLK*(SYNR+1)/（REFDV+1）CRGFLG(时钟产生模块的标志寄存器)Mnemonic76543210ResetValueCRGFLGRTIFPORF0LOCKIFLOCKTRACKSCMIFSCM1000,0000说明：(时钟产生模块的标志寄存器)，默认地址：$37。RTIF：实时中断标志位。为1时表示发生了实时中断超时中断，向该位写1清中断标志位。PORF：上电复位标志。为1时表示上电复位。LOCKIF：

19、锁相环中断标志位。为1时表示锁相环锁定位发生变化产生中断请求。LOCK：锁相环频率锁定标志位。为1时表示时钟频率已稳定，锁相环频率已锁定。TRACK：锁相环跟踪模式位。为1时系统工作在跟踪模式下；为0时系统工作在自时钟方式下。SCMIF：自给时钟中断标志位。为1时表示SCM位发生了变化。SCM：自给时钟状态位。为1时表示系统靠自给时钟工作，外部晶振停振。CRGINTL（CRG中断允许控制寄存器）Mnemonic76543210ResetValueCRGINTLRTIE00LOCKIE00SCMIE0说明：（CRG中断允许控制寄存器）默认地址：$38RTIE：实时中断允许位。为1时表示允许。LO

20、CKIE：锁相环频率锁定中断允许位。为1时表示允许。SCMIE：自给时钟中断允许位。为1时表示允许。CLKSEL（时钟选择寄存器）Mnemonic76543210ResetValueCLKSELPLLSELPSTFSYSWAROAWAPLLWAICWAIRTIWACOPWA0000，0000说明：（时钟选择寄存器，默认地址：$39）PLLSEL：选定锁相环位，置1时选定锁相环时钟。PSTP：选定伪停止模式下振荡器工作是否，置1时振荡器不停止。SYSWAI：设置Wait模式下时钟停止位，置1时在Wait模式下时钟停止。ROAWAI：Wait模式下降低振荡器放大倍数，置1时降低振荡器放大倍数。PL

21、LWAI：置Wait模式下锁相环停止工作位，置1时则在Wait模式下停止。CWAI：置Wait模式下内核时钟停止工作位，置1时则停止。RTIWA：置Wait模式下内实时时钟停止工作位，置1时则停止。COPWAI：置Wait模式下看门狗时钟停止工作，置1时则停止。PLLCTL(锁相环控制寄存器)Mnemonic76543210ResetValuePLLCTLCMEPLLONAUTOACQ0PREPCESCME1111，0000说明：CME：时钟监控允许位。为1时时钟监控允许。PLLON：锁相环电路允许位，为1时允许。AUTO：自动带宽控制位。为1时选择高频带宽控制；为0时选择低频带宽控制。ACQ

22、：自动带宽控制滤波器选择位，AUTO=1时这一位无意义。为1时选择片内高频滤波器，为0时选择片内低频滤波器。PRE：CPU伪停止状态时，实时中断。为1时实时中断(RTI)允许；为0时禁止。PCE：CPU虚拟停止时，看门狗(COP)允许位。为1时允许看门狗；为0时禁止。SCEM：自时钟方式允许位。为1时探测到外部晶振失效时产生复位信号；为0时探测到外部晶振失效时进入自给时钟方式。RTICTL(设置实时中断超时周期寄存器)Mnemonic76543210ResetValueRTICTL0RTR6RTR5RTR4RTR3RTR2RTR1RTR00000，0000说明:RTR6:4：实时中断比例因子设

23、置位。RTR3:0：实时中断比例系数设置位。COPCTL(看门狗控制器)Mnemonic76543210ResetValueCOPCTLWCOPRSBCK000CR2CR1CR00000，0000说明：WCOP：当被置位时，工作于WINDOWCOPoperation方式下，在该模式下，对ARMCOP寄存器的写入必须在选定周期（由CR2-0设定）的最后25%时间内，否则会引起COP复位；在25%的周期内，55可以随时写入，但AA一旦跟在55后面输入时，看门狗计数单元将清0，用户必须在下一个25%周期内才能对ARMCOP写数据。置0时工作于NormalCOPoperation方式下。RSBCK：在

24、BDM模式下COP工作与否。为1时，在BDM模式下禁止看门狗中断复位；为0时，则允许。CR2CR0：看门狗溢出时间设定。全0时，禁止看门狗功能。溢出时间为所选数据倍的晶振。如：选001时，则外部晶振振动214次后产生复位。ARMCOP(看门狗复位寄存器)说明：当CR2.0=”000”时，对该寄存器的写入无作用。当CR2.0不全为0时，对该寄存器写入55和AA以外的数据则会引起看门狗复位；只有写入55后再写入AA才会清除看门狗计数器。二、AD转换模块(AnalogtoDigitalConverter10Bit8Channel)ATDCTL2(AD控制寄存器2)76543210ResetValue

25、ADPUAFFCAWAIETRIGLEETRIGPETRIGEASCIEASCIF0000，0000说明：ADPU：A/D电源使能/禁止。为1时AD模块上电；为0时禁止AD，减少功耗。AFFC：A/D快速转换完成标志位清零。1=快速标志位清零顺序，每次读取结果寄存器自动清零0=正常标志位清零顺序，需要手动对状态标志位清零AWAI：等待模式下的工作方式。1=在等待模式下暂停转换，并处于省电状态0=在等待模式下继续转换。ETRIGLE、ETRIGP、ETRIGE：功能设置如下表ETRIGLEETRIGPETRIGESCAN描述xx00忽略外部触发，执行一次转换后停止xx01忽略外部触发，执行连续转

26、换后001X下降沿触发，每次触发，执行一次转换011X上升沿触发，每次触发，执行一次转换101X低电平触发，每次触发，执行连续转换111X高电平触发，每次触发，执行连续转换ASCIE：atd转换完成中断允许使能端1=ASCIF=1时，转换完成则中断请求发生0=转换完成无中断请求ASCIF：只读，写无效，中断响应标志位1=转换完成中断未响应（有请求）0=无atd中断发生ATDCTL3(AD控制寄存器3)Mnemonic76543210ResetValueATDCTL30S8CS4CS2CS1CFIFOFRZ1FRZ00010，0000预留说明：S8C,S4C,S2C,S1C：每序列的转换次数选择

27、（见下表）FIFO:结果寄存器FIFO模式控制位1=转换结果放在连续的结果积存器中0=转换结果放在相应的结果寄存器中，直到指定的序列长度被转换完成S8CS4CS2CS1C每序列转换次数000080001100102001130100401015011060111718FRZ1、FRZ0：冻结状态下的工作模式选择（一般用于调试）FRZ1FRZ0工作模式00继续转换01预留10完成当前转换后冻结11立即冻结ATDCTL4（时钟选择预分频）76543210ResetValueSRES8SMP1SMP0PRS4PRS3PRS2PRS1PRS000000101说明：SRES8：AD转换分辨率选择1=8位

28、分辨率0=10位分辨率SMP1、SMP0：采样时间选择控制位：采样时间分两个状态，第一状态为2个ad转换时钟周期；第二状态由SMP1、SMP0决定，如下表：SMP1SMP0第二状态时间002个ad转换时钟周期014个ad转换时钟周期108个ad转换时钟周期1116个ad转换时钟周期PRS4PRS0：atd时钟预分频控制位。ATD时钟（总线时钟）0.5/(PRS+1)ATDCTL5（AD控制器5）76543210ResetValueDJMDSGNSCANMULT0CCCBCA0000，0000说明：注意：对这个寄存器写操作时，将会中断当前的转换，然后重新启动新的转换序列Djm：转换结果寄存器数据

29、的对齐方式控制位。为1时右对齐；为0时左对齐。Dsgn：结果寄存器数据的符号表示控制位。1=符号表示；0=无符号表示。Scan：转换序列控制位（连续或单次）1=连续转换（扫描模式）0=单次转换Mult：模拟信号单/多通道输入选择控制位1=使用多通道0=使用单通道CC、CB、CA：模拟信号输入通道选择控制位CCCBCAChannel000AN0001AN1010AN2011AN3100AN4101AN5110AN6111AN7ATDSTAT0（AD状态寄存器）76543210ResetValueSCF0ETORFFIFOR0CC2CC1CC00000，0000说明：SCF：转换数据完成标志位1=

30、转换完成0=转换未完成ETORF：外部触发覆盖标志1=在转换过程中有外部触发（高/低电平出现）。0=无触发。FIFOR：该位表示在转换完成标志(CCF)被清除之前是否有数据写入结果寄存器1=当结果寄存器在读出之前已经被写入时(未读走数据)CC2、CC1、CC0：结果寄存器指定位，表明当前转换结果的数据存放在哪个寄存器（000至111分别表示结果寄存器0至7）只能读。ATDDIEN（AD输入使能寄存器）76543210ResetValueIEN7IEN6IEN5IEN4IEN3IEN2IEN1IEN00000，0000说明：IENX：通道x的数字输入使能控制端，控制相应通道的数字输入缓冲器(模拟

31、信号输入端到PTADx数据寄存器之间的缓冲器)1=允许数字输入缓冲器0=不允许数字输入缓冲器ATDDRHx/ATDDRLx(AD转换结果寄存器)76543210ResetValueBit7Bit6Bit5Bit4Bit3Bit2Bit1Bit00000，0000说明：下为右对齐方式、8位分辨率的转换结果ATDDRLx（高位全0）三、PWM模块PWM初始化步骤1禁止PWMDisablePWM（PWME）2选择时钟Selectclock(prescalerandscale)forthePWM（PWMPRCLK,PWMSCLA,PWMSCLB,PWMCLK）3选择极性Selectpolarity（P

32、WMPOL）4选择对齐模式Selectcenterorleftalignedmode（PWMCAE）5对占空比和周期编程Programdutycycleandperiod（PWMDTYx,PWMPERx）6使能PWM通道EnableusedPWMchannels（PWME）PWME（PWMEnableRegisterPWM使能寄存器）76543210ResetValuePWME7PWME6PWME5PWME4PWME3PWME2PWME1PWME00000，0000说明：PWMEX：PWM通道x输出使能控制位1=允许，下一个时钟开始输出PWM0=禁止PWMPOL（PWMPolarityRegi

33、ster极性选择寄存器)76543210ResetValuePPOL7PPOL6PPOL5PPOL4PPOL3PPOL2PPOL1PPOL00000，0000说明：PPOLX：pwm极性选择1=在周期开始时，PWM通道输出为高电平，当计数器等于占空比寄存器的值时，输出为低电平0=在周期开始时，PWM通道输出为低电平，当计数器等于占空比寄存器的值时，输出为高电平PWMDTYx（PWMChannelDutyRegistersPWM通道占空比寄存器）76543210ResetValueBit7Bit6Bit5Bit4Bi3Bit2Bit1Bit011111111说明：占空比计算：极性（ppol）为0

34、时占空比=(PWMPERx-PWMDTYx)/PWMPERx*100%极性（ppol）为1时占空比=PWMDTYx/PWMPERx*100%PWMPERx（PWMChannelPeriodRegistersPWM通道周期寄存器)Bit7Bit6Bit5Bit4Bit3Bit2Bit1Bit0说明：复位：11111111通道周期计算：左对齐输出(CAEx=0)?两份资料不同PWMx周期=通道时钟周期*PWMPERx中心对齐输出(CAEx=1)PWMx周期=通道时钟周期*(2*PWMPERx)PWMCLK（PWMClockSelectRegisterpwm时钟选择寄存器)76543210Reset

35、ValuePCLK7PCLK6PCLK5PCLK4PCLK3PCLK2PCLK1PCLK00000，0000说明：PCLK7：通道7时钟选择1=通道7的时钟源为SB0=通道7的时钟源为B.PCLK6：通道6时钟选择1=时钟源为SB.0=时钟源为BPCLK5：通道5时钟选择1=时钟源为SA0=时钟源为APCLK4：通道4时钟选择1=时钟源为SA0=时钟源为APCLK3：通道3时钟选择1=时钟源为SB.0=时钟源为BPCLK2：通道2时钟选择1=时钟源为SB0=时钟源为BPCLK1：通道1时钟选择1=时钟源为SA0=时钟源为APCLK0：通道0时钟选择1=时钟源为SA0=时钟源为APWMPRCLK

36、（PrescaleClockSelectRegister预分频时钟选择寄存器）76543210ResetValue0PCKB2PCKB1PCKB00PCKA2PCKA1PCKA00000，0000说明：PCKB2PCKB0：时钟B的预分频选择，具体如下表：PCKB2PCKB2PCKB2时钟B的频率000总线时钟频率(BC)001BC/2010BC/4011BC/8100BC/16101BC/32110BC/64111BC/128PCKA2PCKA0：之中A的预分频选择，具体如下表：PCKA2PCKA1PCKA0时钟A的频率000总线时钟频率(BC)001BC/2010BC/4011BC/810

37、0BC/16101BC/32110BC/64111BC/128PWMCTL（PWMControlRegister控制寄存器）76543210ResetValueCON67CON45CON23CON01PSWAIPFRZ000000，0000说明：CONxy：通道x和通道y联合/单独使用控制位1=通道x和通道y联合作为16位使用；通道x（数值较小的）作为高位，通道y作为低位；其中通道y的输出引脚作为16位pwm的输出（对于xy为67而言，为pwm7端口）；时钟源、极性、输出使能和输出模式由通道y的决定。0=x和y独立使用PSWAI：等待模式下预分频器时钟输入控制位1=在WAIT模式下，停止输入时

38、钟到预分频器0=在WAIT模式下，允许输入时钟到预分频器PFRZ：冻结模式下，PWM计数器停止控制位1=在FREEZE模式下，PWM计数器停止计数0=在FREEZE模式下，PWM计数器继续计数四、IO模块PortTI/ORegister(PTT)76543210ResetValuePTT7PTT6PTT5PTT4PTT3PTT2PTT1PTT00000,0000I/OC7I/OC6I/OC5I/OC4I/OC3I/OC2I/OC1I/OC0说明：如果相关io引脚的数据方向标志位置1(输出)，则读的结果是该IO寄存器的值PortTInputRegister(PTIT)（PTIS、PTIP、PTI

39、H、PTIJ）76543210ResetValuePTITPTITPTITPTITPTITPTITPTITPTIT不定说明：只读不能写，该寄存器的读出为相应io引脚的状态值，这也可用于检测相应端口是否负荷或短路。PortTDataDirectionRegister(DDRT)（DDRS、DDRH、DDRJ）DDRT7DDRT6DDRT5DDRT4DDRT3DDRT2DDRT1DDRT00000，0000说明：读写：任意时刻DDRT70：端口T的数据方向1=相应引脚作为输出使用0=相应引脚作为输入使用注：由于内部时钟电路的存在，改变DDRT的值后需要等到2个总线周期的时间才能读到正确的PTT或P

40、TIT的值PortTReducedDriveRegister(RDRT)（RDRS、RDRP、RDRH、RDRJ）76543210ResetValueRDRT7RDRT6RDRT5RDRT4RDRT3RDRT2RDRT1RDRT00000，0000说明：读写：任意时刻RDRT70：口T的驱动力选择控制位（T口作为输入时无效）1=使用满驱动力的1/60=使用满驱动力PortTPullDeviceEnableRegister(PERT)（PERS、PERH、PERJ）76543210ResetValuePERT7PERT6PERT5PERT4PERT3PERT2PERT1PERT00000，000

41、0说明：读写：任意时刻PERT70：上、下拉设备使能控制位（作为输出时无效，复位时不允许拉设备）1=上或下拉设备允许0=上和下拉设备不允许PPST(PortTPolaritySelectRegister)76543210ResetValuePPST7PPST6PPST5PPST4PPST3PPST2PPST1PPST00000，0000说明：读写：任意时刻PPST70：选择上、下拉设备是否连接在相应的端口引脚上1=如果PERT相应位指明允许上或下拉设备，并且该端口作为输入使用，则1表明下拉设备连接在端口T相应引脚上0=如果PERT相应位指明允许上或下拉设备，并且该端口作为输入使用，则0表明上拉

42、设备连接在端口T相应引脚上PTS(PortSI/ORegister)76543210ResetValuePTS7PTS6PTS5PTS4PTS3PTS2PTS1PTS00000,0000SS0SCK0MOSI0MISO0TXD1RXD1TXD0RXD0说明：读写：任意时刻如果相关io引脚的数据方向标志位置1（输出），则读的结果是该io寄存器的值SPI引脚（PTS7PTS4）在提供资料的SPI模块有详细介绍SCI引脚（PTS3PTS0）在提供资料的SCI模块有详细介绍(如果发送器被使能，则PTS3PTS1作为输出使用，如果接受器被使能，则PTS2PTS0作为输入使用)WOMS（PortSWire

43、d-OrModeRegister)76543210ResetValueWOMS7WOMS6WOMS5WOMS4WOMS3WOMS2WOMS1WOMS00000,0000说明：读写：任意时刻WOMS7.0：S口的线或模式(对于输入端口无影响)（具体解释见英文资料）1=输出缓冲器作为漏极开路输出0=输出缓冲器作为推拉输出PTP（PortPI/ORegister)76543210ResetValuePTP7PTP6PTP5PTP4PTP3PTP2PTP1PTP00000，0000PWM7PWM6PWM5PWM4PWM3PWM2PWM1PWM0SS1SCK1MOSI1MISO1说明：读写：任意时刻作I

44、O使用时同T口，PWM和SPI的使用见相应的模块注：作为PWM使用时，DDRP设置无效，且各引脚（PWM7PWM0）被强制为输出，而如果关闭特征（shutdownfeature）被允许，通道PWM7将被强制为输入使用。PPSP（PPSH、PPSJ）为1时，相应引脚上升沿到来时PIFP的相关位置1，其余同T口；为0时，相应引脚下降沿到来时PIFP的相关位置1，其余同T口。PIEP（PortPInterruptEnableRegister)（PIEH、PIEJ）76543210ResetValuePIEP7PIEP6PIEP5PIEP4PIEP3PIEP2PIEP1PIEP00000，0000说明

45、：中断使能寄存器，设置允许或禁止边沿有效的外部中断PIEP7PIEP0：P口的中断使能控制位1=中断允许0=中断禁止PIFP（PortPInterruptFlagRegister)（PIFH、PIFJ）76543210ResetValuePIFP7PIFP6PIFP5PIFP4PIFP3PIFP2PIFP1PIFP00000，0000说明：P口中断标志寄存器。各位在相应输入边沿有效时被置1（是上升沿还是下降沿由PPSP寄存器决定），要清相应的标志位，写1即可，写0无效。PIFP7PIFP0：P口的中断标志1=相应引脚上有效边沿发生（如果该位允许中断，则产生中断）写1清相应的标志位0=无出现有效

46、边沿，写0无效PTH（PortHI/ORegister)76543210ResetValuePTHPTHPTHPTHPTHPTHPTHPTH0000，0000SS1SCK1MOSI1MISO1PortJI/ORegister(PTJ)76543210ResetValuePTJ7PTJ60000PTJ1PTJ000*，*00TXCAN4RXCAN4SCLSDA说明：CAN、IIC功能见相应的模块，其中CAN优先级最高，IIC次之PUCR()76543210ResetValuePUPKE00PUPEE00PUPBEPUPAE0000，00000000PUPEE五、SPI0模块（SPI1模块与之对应

47、）SPI0CR1（SPI0控制寄存器1）76543210ResetValueSPIESPESPTIEMSTRCPOLCPHASSOELSBFE0000，0100说明：SPIE：SPI接收中断使能控制位1允许SPRF产生中断SPI中断允许0=SPI中断禁止SPE：SPI系统使能控制位，该位使SPI端口为SPI功能专用1=SPI端口为SPI功能专用0=SPI功能不允许（低电量消耗）SPTIE：SPI发送中断使能控制位。该位在SPTEF相应位为1时，使SPI产生中断。1=SPTEF中断允许0=SPTEF中断禁止MSTR：SPI主从模式选择1=主机模式0=从机模式CPOL：时钟极性选择位。（与CPHA

48、配合使用）0=主机时钟有高到低的跳变读取数据，数据字节之间传输时，时钟处于高电平空闲状态；1=主机时钟有低到高的跳变读取数据，各数据字节之间传输时时钟处于低电平空闲状态（见下图）CPHA：SPI时钟时钟相位选择位。（与CPOL配合使用）0=传输数据的高位MSB在SS的降沿出现，在时钟第1个前沿读入；之后下一数据位在时钟后沿出现，在下一个前沿读入；直到8位数据读完。1=数据在时钟前沿出现，在同一时钟周期的后沿读入（见下图）。该位还可控制从机的同步方式SSOE：选择输出使能。只要工作在主机模式下设置才有效。1=SKIPIF10为输出0=SKIPIF10为输入LSBFE：SPI低位最先传输全能。1=

49、资料传送最低位第一0=资料传送最高位第一SPI0CR2（SPI0控制寄存器2）76543210ResetValue000MODFENBIDIROE0SPISWAISPC00000，0000说明：MODFEN：故障模式使能位1=出错时允许MODF置位0=不允许对MODF置位BIDIROE：双向传输模式下可对该位设置？1=输出缓冲0=输出无缓冲SPISWAI：待机模式下，SPI工作与否设置位1=SPI时钟不工作0=SPI时钟正常工作SPCO：该位设置相关情况如下：SPI0BR（波特率设置寄存器）76543210ResetValue0SPPR2SPPR1SPPR00SPR2SPR1SPR00000，

50、0000说明：波特率计算如下：SPI0SR（SPI状态寄存器）76543210ResetValueSPIF0SPTEFMODF00000010，0000说明：不能写入SPIF：SPI接收器满标志位。SPIF在数据传至接收数据寄存器时置位。在SPRIE=1时可产生中断。在SPRF置位时读出SPI0SR，再读出SPI接收数据寄存器，使该位清0。1=接收数据寄存器满0=接收数据寄存器空，传输还没有完成SPTEF：SPI“发送器空”标志位。一个字节从发送数据寄存器传送至移位寄存器时置位SPTEF。允许时可产生中断。在SPRF置位时读出SPI0SR，再向SPI发送数据寄存器写入数据时使SPTE位清0。1

51、=发送数据寄存器为空0=发送数据寄存器不空注：在写数据入发送数据寄存器这前，必须读到SPTEF为高电平。MODF：“方式错”标志位。在主机方式置位MODFEN位时，SS脚变成0时置位MODF。在从机方式置位MODFEN位时，正在传送SS脚变高时置位MODF。在MODF置位时读出SPSCR，再写入SPI0CR，使MODF清“0”1=SS脚发生不正常电平0=SS脚电平正常SPI0DR（SPI数据寄存）76543210ResetValueBit7Bit6Bit5Bit4Bit3Bit2Bit1Bit00000，0000说明：SPI接收与发送数据寄存器共用一个寄存器。写入SPDR则访问发送数据寄存器；

52、读出SPDR是访问接收数据寄存器。读：任何时间，但必须在SPIF置位后才可以读出正确的数据；写：任何时间，但必须在SPTEF置位才有效。NOTE:DonotwritetotheSPIdataregisterunlesstheSPTEFbitishigh。六、EnhancedCaptureTimerModule增强型捕捉定时器模块TIOS（定时器输入捕捉/输出比较选择寄存器）76543210resetISO7ISO6ISO5ISO4ISO3ISO2ISO1ISO00000,0000说明：ISOx：输入捕捉或输出比较选择1相应通道输出比较功能0相应通道输入捕捉功能OC7M（OutputCompar

53、eMaskAction）76543210resetOC7M7OC7M6OC7M5OC7M4OC7M3OC7M2OC7M1OC7M00000,0000说明：其9S12的中ETC的Channel7的TC7用法比较特殊，另外的TC06的Count可以与TC7进行比较，这样所有的TC06的输出频率都统一到TC7确定的频率下，而TC0TC6所输入的数值则代表高/低电平的占空比。从而实现PWM可能。给你一段例子，肯定会对你有帮助/下面为输出比较的初始化设置。/*因为总线频率为25M，所以下面的配置频率为(25M/5000)Hz。其中TC4输出波形频率为5K，波形近似方波；TC5输出频率也为5K，波形低电平

54、很窄；TC6输出频率也为5K，波形高电平很窄。但如果去掉OC7M的配置，即OC7M0,则所有通道的输出波形均一样，其频率均为2.5K，波形为方波。这因为此时没有执行输出比较功能，波形只是在计数到TC7时溢出，溢出时波形反转*/TIOS=0 xf0;TSCR1=0 x80;TTOV=0 xf0;TCTL1=0 x55;TC4=2500;TC5=200;TC6=4500;TC7=5000;TSCR2=0 x08;OC7M=0 xf0;OC7D（OutputCompare7DataRegister）76543210resetOC7D7OC7D6OC7D5OC7D4OC7D3OC7D2OC7D1OC7

55、D00000,0000说明：当OC7比较发生时，引脚的逻辑电平。TSCR176543210resetTENTSWAITSFRZTFFCA00000000,0000TEN：定时器使能1=计数器使能0=计数器禁止TSWAI：等待模式下的定时器工作控制位1在等待模式下禁止定时器工作0允许定时器继续工作TSWAI影响脉冲累加器和降序模数计数器TSFRZ：DEBUG模式时，定时器停止1停止工作0不停止工作TSFRZ不打断脉冲累加器的工作TFFCA：定时器快速标志位清除使能1输入捕捉时读取寄存器,输出比较时写寄存器，可以对相应通道标志位清零（对于TFLG1，对输入捕捉的读取或对输出比较的写人使相应通道标志

56、（CnF）清0；对于TFLG2，对TCNT的操作使TOF标志清0；对PACN3和PACN2寄存器的操作使PAFLG寄存器的PAOVF和PAIF标志清0；对PACN1和PACN0寄存器的操作使PBFLG寄存器的PBOVF标志清0；）0定时器标志位正常清零TCTL1/TCTL2（定时器控制寄存器1/2）Mnemonic76543210resetTCTL1OM7OL7OM6OL6OM5OL5OM4OL40000,0000TCTL2OM3OL3OM2OL2OM1OL1OM0OL00000,0000说明：具体见英文资料OMx输出模式OLx输出电平该寄存器指定作为输出比较结果的输出情况。OMxOLx输出情

57、况00定时器与输出引脚逻辑未连接01连接OCx输出线(ToggleOCxoutputline)10清0OCx输出线（ClearOCxoutputlinetozero）11置1OCx输出线（SetOCxoutputlinetoone）TCTL3/TCTL4（输入捕捉沿控制(IC7IC0)）Mnemonic76543210ResetTCTL3EDG7BEDG7AEDG6BEDG6AEDG5BEDG5AEDG4BEDG4A0.0TCTL4EDG3BEDG3AEDG2BEDG2AEDG1BEDG1AEDG0BEDG0A0.0说明：EDGxBEDBxAICxEDGE00无边沿（ICx禁止）01上升沿10

58、下降沿11任何沿TIE（定时器中断允许控制器）76543210resetC7IC6IC5IC4IC3IC2IC1IC0I0000,0000说明：该寄存器各位与TFLG1相关位对应。C7IC0I：输入捕捉输出比较x中断使能。1=允许；0=禁止。PACN3、PACN2（PACN1、PACN0类似）76543210resetpacnt7(15)pacnt6(14)pacnt5(13)pacnt4(12)pacnt3(11)pacnt2(10)pacnt1(9)pacnt0(8)0000,000076543210resetpacnt7pacnt6pacnt5pacnt4pacnt3pacnt2pacn

59、t1pacnt00000,0000这两个8位脉冲累加器级联使用作为PACA16位脉冲累加器。若PACA允许（PACTL寄存器的PAEN=1）,则PACN3和PACN2组成PACA的高、低8位；当PACN3溢出时，PAFLG寄存器的PAOVF置1；计数值装入寄存器一个周期后才开始计数（原文：Fullcountregisteraccessshouldtakeplaceinoneclockcycle.）；分别对高、低8位读写与一起读写的结果是不一样的。注：如果时钟脉冲到来和对寄存器的写入同时发生，则写入优先并且不计数。PACTL（16位计数器控制寄存器）76543210reset0PAENPAMOD

60、PEDGECLK1CLK0PAOVIPAI0000,0000PAEN：脉冲累加器A系统使能1=16位脉冲累加器A系统允许。两个8位脉冲累加器PAC3和PAC2级联组成，PACA允许的话，PAC3和PAC2分别位16位脉冲累加器的高、低8位，此时ICPAR寄存器的PA3EN和PA2EN位无效，脉冲累加器输入边沿标志（PAIF）功能允许。016位脉冲累加器A系统禁止。ICPAR寄存器的相关位允许时，PAC3和PAC2可被允许。脉冲累加器输入边沿标志功能禁止。注：PAEN与TEN是独立的，即使定时器不允许，脉冲累加器仍可工作PAMOD：脉冲累加模式选择1选通时间累加模式0转换计数器模式（信号计数器模