微型计算机原理及应用：chapter2 Intel 80x86 系列结构微处理器与8086

1、chapter2 Intel 80 x86 系列结构微处理器与8086应重点掌握和理解的知识（1）重点掌握8086/8088CPU的内部结构特征及外部应用特征（2）重点掌握内部寄存器的构成及应用特点（3）重点掌握8086/8088系统中存储器的组织特点以及物理地址的计算方法（4） 8086/8088CPU的执行环境（编程结构）22.2 IA-32CPU的(编程)功能结构主要内容： 8086/8088CPU的内部结构 8086/8088CPU的寄存器结构38086/8088CPU的内部结构8086/8088 CPU的内部结构基本相同均由两个独立的工作部件组成 一个称为执行部件（EU） 一个称为总

2、线接口部件 （BIU）8086CPU外部数据总线为16位、指令队列为6字节指令队列的设置使指令的取出与执行并行进行，以提高了程序的运行速度 48086/8088CPU的内部结构寄存器是中央处理器内的组成部份寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。指令:确定运算与操作数据:运算或读写操作的对象地址:标记和确定内存空间中具体的存储位置地址加法器的作用是根据段寄存器存放的段基地址与EU送出的16位偏移地址计算得到20位的实际地址 输出输入控制电路实现总线控制，决定读或写、对内存或对I/O接口 取指令、指令译码、产生并传送操作信号 5算术逻辑单元（运算器）8个通用寄存器1个

3、标志寄存器EU部分控制电路执行部件EU的组成及作用取指令，指令译码执行指令，完成运算6总线接口部件BIU的组成及作用地址加法器6字节指令队列缓冲器4个16位段寄存器16位指令指针寄存器输入输出控制电路计算20位的存储器地址完成CPU与内存间以及CPU与I/O接口间的信息传送分两种情况:预取指令时：利用CPU执行指令而总线空闲，从内存中取出指令放入指令队列(等待CPU取走)EU执行指令时：按EU的指令，向内存或I/O接口写运算结果，从内存或I/O接口取数据控制外部总线，保证各种信息的正确传送指令队列缓冲器指令队列缓冲器8086 的指令队列为6个字节8088 的指令队列为4个字节指令队列缓冲器的指

4、令存放状态顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令执行转移指令：立即清除指令队列中的内容，从新的地址取入指令，并立即送往执行单元，然后再从新单元开始重新填满队列实现CPU的流水线处理操作2.3 8086微处理器的执行环境8个通用寄存器标志寄存器IP寄存器2.3.1 基本执行环境概要2.3.2 8086的内部(编程用)寄存器包括14个16位的寄存器 4个数据寄存器 2个地址指针寄存器 2个变址寄存器 2个控制寄存器 4个段寄存器1. 数据寄存器 含4个16位寄存器，也可分别作为2个8位的字节寄存器使用；常用来存放参与运算的操作数或运算结果 AX(Accumulator)（AH、A

5、L）累加寄存器 常用于数据运算或与外设交换数据 BX(Base)（BH、BL）基址寄存器 在间接寻址中用于存放内存的基地址 CX(Count)（CH、CL） 计数寄存器 在循环、移位等操作中用于计数 DX(Data)（DH、DL） 数据寄存器 常用于数据的传送或配合AX进行双字节运算 2. 段寄存器4个16位段寄存器，用于存放各逻辑段的段基地址；不可互换使用 CS(Code Segment )：代码段寄存器 用于存放当前执行程序所在段的段基地址 DS(Data Segment )：数据段寄存器 用于存放当前使用数据所在段的段基地址,字符串处理时隐含为源段地址寄存器。 ES(Extra Segm

6、ent )：附加段寄存器 用于存放当前附加数据段的段基地址,字符串处理时隐含为目的段地址寄存器。 SS(Stack Segment )：堆栈段寄存器 用于存放当前堆栈段的段基地址3. 地址指针寄存器常用于存放段内寻址时的偏移地址SP：堆栈指针寄存器，存放当前堆栈段中栈顶的偏移地址BP：基址指针寄存器，存放位于堆栈中的某个存储单元的偏移地址在寻址操作时一般均与SS搭配使用4. 变址寄存器SI：源变址寄存器DI：目标变址寄存器变址寄存器常用于指令的间接寻址或相对寻址；存放当前数据段中某一个存储单元的偏移地址与DS配合使用用SI存放源操作数的偏移地址用DI存放目标操作数的偏移地址 IP寄存器 指令指

7、针寄存器，存放下一次要取出执行的指令的偏移地址与CS结合使用构成真正的指令物理地址用户不能直接更新使用，只能由系统自动更新5. 指令指针寄存器部分寄存器一般用途示意代码段段基地址CS某指令地址IP数据段或附加数据段段基地址DS或ES某数据地址DI某数据地址SI堆栈段段基地址SS堆栈顶地址SP栈内某数据地址BP6. 标志寄存器FR(FLAGS) 状态标志寄存器8086/8088CPU设有一个16位的状态标志寄存器；使用其中的9位作为状态标志位和控制标志位6个状态标志(也称为条件码)-寄存ALU运算结果的状态信息 3个控制标志-寄存CPU的工作状态信息标志寄存器图示溢出标志位OF用于反映有符号数加

8、减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0 方向标志DF位用来决定在“数据串操作”指令执行时的步进方向；DF=1表示由高字节向低字节方向进行称为递减方式 中断允许标志IF位用来决定CPU是否响应CPU外部的可屏蔽中断发出的中断请求。但不管该标志为何值，CPU都必须响应CPU外部的不可屏蔽中断请求，以及CPU内部产生的中断请求；IF=1表示开中断 状态控制标志TF位用来控制CPU是正常(TF=0)执行，还是单步(TF=1)执行符号标志SF用来反映运算结果的符号位，它与运算结果的最高位相同。对于有符号数就反映运算结果的正

9、负号。运算结果为正数时，SF的值为0 零标志ZF用来反映运算结果是否为0。如果运算结果为0，则其值为1 在运算过程中，如果发生低4位向高4位的进位或借位时，辅助进位标志AF的值将被置为1奇偶标志PF用于标志运算结果的低8位中“1”的个数的奇偶性。如果“1”的个数为偶数，则PF的值为1 。只判断AL进位标志CF主要用来反映运算是否产生进位或借位。如果运算结果的最高位产生了一个进位或借位，此时其值为1 标志寄存器置位问题状态标志位由ALU运算的结果置位控制标志位需要在程序中用专门的指令置位。运算对标志位的影响举例SF=? ; ZF=? ; PF=? ; CF=? ; AF=? ; OF=? 运算对

10、标志位的影响的例SF=? ; ZF=? ; PF=? ; CF=? ; AF=? ; OF=? 2.3 8086/8088的存储器组织 主要内容： 存储器组织 8086存储器的分体结构 存储器的分段和物理地址的形成存储器的组织在存储器中，以字节为单位存取数据存储地址即为存储单元编号，称为地址8086/8088提供20条地址总线，可寻址的存储空间为220=1MB每个存储单元的地址均为20位(但一般用5个十六进制数书写)地址范围为：00000H-0FFFFFH字节数据与字数据的存储存储在一个存储单元中的数据称为字节数据字节数据的存储：按顺序存放其存储单元的地址，叫做该字节数据的存储地址需要存储在相

11、邻两个存储单元中的数据称为一个“字”，叫做字数据字数据的存储：低字节存于低地址单元，高字节存于高地址单元存放该字数据低字节的存储单元的地址，叫做该字数据的存储地址存储器中数据的存储方式 3CH 0DH3AH 5EH32H存储单元地址存储内容 存储内容的表示： （00A22H）=3CH存储单元地址低字节高字节00A22H00B06H00B07H03A03H03A04H字数据3A0DH的存储地址为：00B06H字数据325EH的存储地址为：03A03H规则字与非规则字存放一个字数据的低字节地址如果是偶数地址，则称为“规则字”存放一个字数据的低字节地址如果是奇数地址，则称为“非规则字”存取“规则字”

12、与“非规则字”，其操作过程不同(即所使用的总线周期数不同)在8086系统中，将其可寻址的1 MB存储器分为两个存储体；即奇地址存储体和偶地址存储体，各为512 KB8086存储器的分体结构奇地址存储体与系统高8位数据总线相连，偶地址存储体与系统低8位数据总线相连读/写偶地址体时，数据从低8位数据总线上传送读/写奇地址体时，数据从高8位数据总线上传送特别提示：关注BHE、A0和SEL信号8086存储器的分体结构8086存储器的分体结构8086CPU是按16位结构设计，可以通过两个存储体直接读/写一个字数据；也可以只从一个存储体中读/写一个8位的字节数据SEL为奇偶地址存储体的“片选”信号奇偶地址

13、存储体的选择由BHE信号和A0决定所以读/写字数据或字节数据就会有几种不同的情况读/写一个字节数据： 如果BHE=1，表示要读/写偶地址存储体，发送偶地址； 此时A0=0， DB8 - DB15上的数据将被忽略 如果BHE=0，表示要读/写奇地址存储体；发送奇地址； 此时A0=1， DB0 - DB7上的数据将被忽略读/写偶地址字节 读/写奇地址字节 8086存储器的分体结构读/写一个规则字数据： 该字数据的地址是从偶地址开始的；发送该字数据的地址（一定是偶地址A0=0），同时令信号BHE=0，则只须执行一个总线读/写周期，便可一次完成对该字的读/写操作 低位数据线上读写低字节数据 高位数据线

14、上读写高字节数据8086存储器的分体结构读/写一个非规则字数据： 该字数据的地址从奇地址开始，低字节数据放在奇地址存储体中，而高字节数据存放在偶地址存储体中 CPU需要发送两个地址，并连续地执行二个总线读/写周期，才能分两次完成对该字的读/写 第一次读写奇地址体上数据，发送该字数据的地址(A0一定为1)，并令信号BHE=0，通过高位数据线读写低字节数据；偶地址体上的8位数据被忽略 第二次读写偶地址体上数据，再发送一个偶地址(A0=0)，并令信号BHE=1，通过低位数据线读写高字节数据8086存储器的分体结构8086存储器的分体结构BHEA0操作所用的数据总线00存取规则字（从偶地址开始读/写一

15、个字）AD15AD010从偶地址内存单元或I/O端口读/写一个字节数据AD7AD001从奇地址内存单元或I/O端口读/写一个字节数据AD15AD80110从奇地址开始读/写一个(非规则)字数据第一总线周期高8位数据有效AD15AD8AD7AD0第二总线周期低8位数据有效存储器的分段和物理地址的形成8086/ 8088 的地址总线（AB）为20位 直接寻址范围是 220 = 1 MB个存储单元 但是: 8086/ 8088 的寄存器、ALU都是16位，送出的也只能是16位的地址数据 最多表示 216 = 64 KB 个地址编号就是说：16位的寄存器和ALU不能直接存放和处理20位的地址数据存储器

16、的逻辑分段CPU对存储器实行“分段”管理即将存储空间分为若干逻辑段，每个逻辑段长度64 KB；16位的总线足可以管理和标记它某存储单元的实际地址用段的基本地址（段基址）加该存储单元在该段中的相对位置（偏移地址）共同表示存储器的逻辑分段原则逻辑段的划分原则上不受限制各段之间可连续、可分开、可部分重叠、还可完全重叠但要求：段的分配只能从地址低4位均为0的内存单元开始。 存储器分段地址低4位均为0 存储器分段可以重叠存储器地址的两种表示方式物理地址和逻辑地址是两种存储单元地址的表示和标记方法物理地址：存储单元所具有的实际地址由20位二进制代码构成逻辑地址：在程序中（指令中）书写和使用的地址由两部分构

17、成段基地址 ：偏移地址物理地址=段基地址10H+偏移地址存储单元实际地址CS, DS, SS, ES 之一由基变地址或指针寄存器以及其他的指令寻址方式得到（20位） （16位） （16位）物理地址的形成方式由逻辑地址(即段基地址和偏移地址)通过计算,转换得到存储器分段图示最大64KB，最小16B段首地址、段基地址和偏移地址70002H12H70000H0 0 0 0段基地址（16位）段首地址(20位) 偏移地址=0002H每个段都从低4位为0的存储单元开始段首地址的高16位称为段基地址偏移地址为相对于段首地址的偏移量00H一定为0存储器的逻辑分段原则 编程时，存储器单元地址由段地址和偏移量表示

18、，二者结合称为逻辑地址。段寄存器16位，存放段起始地址的高16位，称为段基址，低4位指定为0000B。在存储器管理中，从0地址单元开始，每16个字节为一小段，称为节（Paragraph）。节起始地址的低4位也是0000B，显然段起始地址必须是节起始地址。 将段基址左移4位与偏移地址相加，即为某一存储器单元的物理地址，也称为绝对地址。物理地址段基址16偏移地址 地址存储与寄存器BX基址寄存器BP基址指针寄存器SP堆栈指针寄存器IP指令指针寄存器DI目的变址寄存器SI源变址寄存器CS代码段段基址寄存器DS数据段段基址寄存器ES附加段段基址寄存器SS堆栈段段基址寄存器基址或变址寄存器，存储相应的偏移地址段寄存器，存储各段的段基本地址例：假设 （ DS）=3200H若指令中给出的偏移地址： 1050H物理地址 = 3200H10H +1050H= 33050H逻辑地址到物理地址的变换例BIU中的地址加法器，实现逻辑地址到物理地址的变换左移4位段的分配举例有效地址EA(Effective Address)即偏移量物理地址PA（Physical Address）逻辑地址LA（Logiacl Address）例在内存中某数据区内，连续存放27个字数据。首字的存储地址为 BA00H：1