《数字电路与逻辑设计》第6章-(1)

1、6.1 概述 6 时序逻辑电路 时序电路的特点：具有记忆功能。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。时序电路的基本单元：触发器。 常用时序电路：寄存器、移位寄存器、计数器、序列信号发生器1组合电路存储电路X1XjZ1ZkQ1 QmW1WlXQZW图6.1.1 时序电路的结构框图输出方程激励方程状态方程2 在数字电路中，用来存放一组二进制数据或代码的电路称为寄存器。寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二

2、进制代码的寄存器，需用n个触发器来构成。6.4 寄存器和移存器 6.4.1寄存器 3并行方式串行方式输入输出方式 每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，各位同时输入（或输出）。 只有一个输入端（或输出端）。在时钟脉冲作用下，各数码逐位输入（或输出）。1101串入1101CP1011并入CP41. 数码寄存器 1.双拍接收的寄存器并行输出并行输入清0存数指令RSRSRSRS & & &Q3Q2Q1Q0D0D1D2D3 &000010110100“1”101152. 单拍接收的寄存器存数10111011C11DQ3Q2Q1Q0D0D1D2D3C11DC11DC11D6(a) (b

3、) (c) 图6.4.1 寄存单元 72. MSI寄存器74175 保 持Q3Q2Q1Q001并行输入d3d2d1d0d3d2d1d01异步清“0”00000Q3Q2Q1Q0D3D2D1D0CPCR功 能输 出输 入nnnnn+1n+1n+1n+18图6.4.2 4位MSI 寄存器74175 96.4.2 移位寄存器 ( shift register ) 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)10根据移位数据的输入输出方式，又可将它分为四种：FFFFFFFFFFFF

4、FFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出串行输入串行输出串行输入并行输出并行输入串行输出并行输入并行输出：11串行输入串行输出并行输出101100001DC1R1DC11DC1FF0FF2FF1CP1DC1FF3RRRQ1DIQ2Q3Do清0Q0用D触发器构成的移位寄存器例6.4.1 四位串入并出右移移存器。 12结构特点： D0 = D外；Di+1 = Qi，i=0,1,2, ,n-2图6.4.3 4位串入并出左移移存器 1011CPQ3Q2Q1Q00 1 12 103 1014101113图6.4.4 4位并入串出左移移存器 000011111D0D1D2D

5、3D0D1D2D3并入条件：移存器先清0，使M=114图6.4.4 4位并入串出左移移存器 D3D2D1D01D0D1D2D3D0D1D2D3CP，实现并入。CP15图6.4.4 4位并入串出左移移存器 D3D2D1D0011110D0D1D2串出条件：使M=016图6.4.4 4位并入串出左移移存器 D2D1D000111100D0D1CP,实现串出。CP0D0D1D217 CP= MQ0n+1D0 CP= Q1n+1Q0nMD1并入条件：移存器先清0，使M=1 CP= Q2n+1Q1nMD2 CP= Q3n+1Q2nMD3串出条件：使M=0180Q1QM3D2D1D0D2Q3Q741944

6、1235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413CR3D0MQ0MCRCPSLSR10SRSLM1CPDDDDMSI移存器：4位串入、并入串出、并出双向移存器74194 011110 00 11 01 1直接清零保 持DSRQ0 Q1 Q2 Q3Q0 Q1 Q2 Q3 DSL并行输入 CRCPM1 M0功 能19功能表 0010111101左移0001111011右移00101保持d3d2d1d0d3d2d1d0111并入00000清除D3D2D1D0DSLDSRCPM1M0CR功能Q0nQ1nQ2nQ3nQ0n+1Q1n+1Q2n+1Q3n+1Q0n

7、Q1nQ2nQ0nQ1nQ1nQ1nQ2nQ2nQ2nQ3nQ3n表6.4.3 74194的功能表20应用举例 图6.4.6 两片74194构成8位双向移存器 a. 74194的扩展 21b.实现数据传输方式转换 串行并行 D6D5D4D3D2D1D0并行输出串行输入数据传送方式变换电路D6D5D4D3D2D1D022图6.4.7 7位串入并出转换电路准备右移01D1 D0 0 1 1 1 1 1CP2准备右移01CP1准备送数1100000000清0D0 0 1 1 1 1 1 1下一操作Q0Q1Q2Q3Q4Q5Q6Q7M0M123准备送数110CP7准备右移0110CP6准备右移01110

8、CP5准备右移011110CP4准备右移0111110CP3准备右移01111110CP2准备右移011111110CP1准备送数1100000000清0下一操作Q0Q1Q2Q3Q4Q5Q6Q7M0M1D0D0D0D0D0D0D0D1D1D1D1D1D1D2D3D2D2D2D2D3D3D3D4D4D4D5D5D6表6.4.4 7位串入并出转换电路的状态转移表24思考：在下图电路基础上增加一片74194或者DFF构成8位串行并行码的转换电路。2526 8位串入并出转换电路的状态转移表27M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSL CP D0 D1 D2 D3 M1 Q0 Q

9、1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 DQC1 R Q11CRCP串入Q0Q1Q2Q3Q8Q4Q5Q6Q70111111方法一：触发器的输出作Q828Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M1 M0操 作清零0000000001 1准备并入CP1D0 0 1 1 1 1 1 1 011准备并入CP2D1 0 1 1 1 1 1 1 1 01准备右移CP3D2 D1 0 1 1 1 1 1 101准备右移CP4D3 D2 D1 0 1 1 1 1 1 01准备右移CP5D4 D3 D2 D1 0 1 1 1 101准备右移CP6D5 D4

10、 D3 D2 D1 0 1 1 101准备右移CP7D6 D5 D4 D3 D2 D1 0 1 1 01准备右移CP8D7 D6 D5 D4 D3 D2 D1 0 1 01准备右移方法一存在的问题：输出少了D0。29M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 DQC1 R Q11CRCP串入1Q0Q1Q2Q3Q8Q4Q5Q6Q70111111方法一的改进方式：30方法二：触发器输出作Q031方法三：触发器输出作Q4M1 Q0 Q1 Q2 Q3M0 C

11、RDSR 74194(1) DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(2) DSL CP D0 D1 D2 D3 DQC1 RQ111CRCP串入1Q0Q1Q2Q3Q4Q5Q6Q7Q8011111132D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路并行串行 33准备右移1 0准备右移1 0准备右移1 0准备并入1 1启动 Q3 Q2 Q1Q0Q3Q2Q1Q0下一操作M0 M10CP1D0D4D2D3D5D1D601CP2D0D4D2D3D5D1011CP3D0D4D2D3D134表6.4.5 7位并入串出转换电路的状态转移

12、表 Q3 Q2 Q1Q0Q3Q2Q1Q0准备并入1 10111111CP7准备右移1 0011111CP6准备右移1 001111CP5准备右移1 00111CP4准备右移1 0011CP3准备右移1 001CP2准备右移1 00CP1准备并入1 1启动下一操作M0 M1D0D4D2D3D5D1D6D0D4D2D3D5D1D0D4D2D3D1D0D2D3D1D0D2D1D0D1D035J、K：双端串行数据输入端 S / L( Shift/Load )：移位/置数功能控制端 图6.4.9 74195的简化逻辑符号4位右移移存器7419536表6.4.6 74195的功能表异步清除并 入D3D2D

13、1D0101111110111101串入、右移0100100000功 能CPCRKJS/LQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ0nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0n+1 由 J、K 和 Q0n 决定 37图6.4.10 74165的简化逻辑符号串入、并入串出8位右移移存器7416538表6.4.7 74165的功能表保 持11右 移0001右 移1101保 持001异 步置 数d7d6d5d4d3d2d1d0d0d70D0D7DSRCLKCLKINHIBITS / L外部内 部并 入串入时钟时钟禁止移位/置数功 能输 出输 入Q5n+1Q

14、0n+1Q1n+1Q2n+1Q3n+1Q4n+1Q6n+1Q7n+1Q5nQ1nQ0nQ2nQ3nQ4nQ6nQ7nQ1nQ0nQ2nQ3nQ4nQ5nQ6nQ7nQ5nQ1nQ0nQ2nQ3nQ4nQ6nQ5nQ1nQ0nQ2nQ3nQ4nQ6n396.5 在下图基础上增加一片74194或DFF构成8位并行串行码的转换电路。40方法一：触发器输出作Q041状态转移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作启动 1 1准备并入CP10 D0 D1 D2 D3 D4 D5 D6 D710准备右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10准备右移CP31 1 0 D0 D1 D2 D3 D4 D5 10准备右移CP41 1 1 0 D0 D1 D2 D3 D410准备右移CP51 1 1 1 0 D0 D1 D2 D3 10准备右移CP61 1 1 1 1 0 D0 D1 D21 0准备右移CP71 1 1 1 1 1