项目1--简单加法器电路设计与测试(26课时)课件

1、数字电路制作与测试前言 导学 前言 导学随着电子技术的飞速发展，数字电路的应用越来越广泛。它不仅可以用于各种逻辑运算和算术运算，还用于各种数控装置、智能仪表等，正越来越多地应用于网络、图像及语音信号的传输和处理，如：电子计算机、智能化仪表、众多数码产品等都是以数字电路为基础的。数字电路大致包含数字信号的产生和变换、传输和控制、存储和计数等。0-1 数字电路基本概念数字信号和数字电路模拟信号：在时间和幅度上连续变化的信号. 例如：交流电源50Hz正弦信号,正弦信号发生器的输出信号,人讲话的声音信号等. 处理模拟信号的电路称为模拟电路，在模拟电路中要求对信号进行不失真处理。在模拟电路中，晶体管器件

2、一般工作在线性区。导学数字信号：在时间上和数值上均是离散的。数字信号在电路中常表现为突变的电压或电流 传输和处理数字信号的电路称为数字电路，如数字钟、电子计算机、数码产品等都是由数字电路组成的。 数字电路中的晶体管一般工作在开关状态（饱和区和截止区）。0-1 数字电路基本概念数字信号和数字电路逻辑与逻辑电平逻辑是从日常生活中抽象出来的对立状态。如：开关的开与合、灯亮与灯灭、车停与车行等。在数字电路中分别用“0”和“1”表示两种不同的逻辑状态。在数字电路中，我们用逻辑高电平和逻辑低电平来表示逻辑1和逻辑0。0-1 数字电路基本概念数字信号主要参数一个理想的周期性数字信号，可用以下几个参数来描述：

3、Vm信号幅度，数字电路中的逻辑高电平的数值。T 信号周期，信号的重复时间。tW脉冲宽度，逻辑高电平的持续时间。q占空比，逻辑高电平占周期时间的百分比。定义为：非理想数字信号上升时间下降时间0-1 数字电路基本概念数字电路的特点2、抗干扰能力强，精度高。 对电路中各元器件参数的精度的要求相对不高，允许有较大的分散性，只要能区分两种截然不同的状态即可。 （1）由于数字电路加工和处理的都是二进制信息，不易受到外界的干扰，因而抗干扰能力强。而模拟系统的各元件都有一定的温度系数，且电平是连续变化的，易受温度、噪声、电磁感应的等的影响。0-1 数字电路基本概念1、单元电路简单。3、数字信号便于长期存储4、

4、保密性好5、通用性强 由于数字部件具有高度规范性，便于大规模集成、大规模生产，而对电路参数要求不严，故产品成品率高。采用标准化的逻辑部件来构成各种各样的数字系统，省时省力。 （2）模拟系统的精度由元器件决定，模拟元器件的精度很难达到10-3以上，而数字系统只要14位就可以达到10-4的精度。在高精度的系统中有时只能采用数字系统。0-1 数字电路基本概念数字电路的特点1）逻辑代数基本知识；基本逻辑运算和复合逻辑运算；逻辑函数表示方法；逻辑函数化简方法。2）了解TTL和CMOS门电路特点和使用方法；了解集电极开路门（OC门）和三态门的逻辑功能及应用。3）了解组合电路的特点。熟悉组合逻辑电路的分析和

5、设计方法。4）了解常用中规模集成电路逻辑功能，会用中规模集成电路设计数字电路。理解八人抢答器基本原理。5）理解组合逻辑电路和时序逻辑电路特点。熟悉边沿D触发器和边沿JK触发器逻辑功能和描述方法。6）熟悉时序逻辑电路分析方法。掌握时序逻辑电路描述方法。0-2 本课程学习目标通过本课程的学习，主要掌握如下基本知识：6）熟悉计数器、寄存器等常用时序集成电路逻辑功能；理解异步清零和同步置数的概念；熟悉任意模数计数器的设计方法。7）了解波形产生和变换的方法；了解555时基电路产生方法和基本电路。8）了解可编程逻辑器件基础；了解CPLD设计步骤和设计方法；熟悉QuartusEDA开发软件；熟悉用可编程逻辑

6、器件设计带有倒计时功能的数字电路，并编程下载。9）了解AD转换和DA转换原理；熟悉ADC和DAC集成器件的使用方法。10）应用可编程逻辑器件和ADC转换器件设计简易数字电压表。0-2 本课程学习目标通过本课程的学习，主要掌握如下基本知识：1）熟悉利用数字电路实验装置测试门电路逻辑功能。2）熟悉利用数字电路实验装置测试触发器逻辑功能。3）熟悉数字电路实验装置，了解各部分电路原理。4）熟悉利用Multisim9.0对组合逻辑电路、时序逻辑电路功能进行仿真测试。5）熟悉Quartus EDA开发软件的使用，会用Quartus EDA开发软件中图形法设计做数字电路顶层设计，了解可编程逻辑器件CPLD设

7、计步骤和方法，会对所设计电路进行仿真验证及编程下载验证。6）能利用数字电路实验装置和ADC集成芯片设计简易数字电压表。7）会根据任务的具体要求和测试步骤完成项目的测试工作，能分析和解决过程中出现的问题。8）根据测试和设计过程，按照任务要求撰写完成测试和设计任务书。9）能对所测试和设计的任务进行总结和归纳。0-2 本课程学习目标通过该课程学习，掌握如下技能：本课程是电子相关专业的专业知识类课程，通过本课程的学习掌握数字电路相关知识和技能，熟悉数字电路实验装置、仪器仪表的使用，熟悉与数字电路相关的仿真和设计软件的使用。逐步提高分析问题和解决问题的能力，掌握测试报告和设计报告的撰写。该课程的前修课程

8、是电路基础和模拟电路，它的后续课程是单片机应用技术、通信基础等。0-3 本课程性质和作用通过该课程学习，掌握如下技能：1）课前预习【知识扫描】、【实验认知】、【器件认知】等相关内容，阅读【工作任务】，了解工作任务具体要求；2）上课认真听讲，及时做笔记，按照具体测试和设计步骤，及时完成工作任务，正确记录测试数据。3）及时整理测试数据、完成任务书撰写，认真总结，巩固数字电路相关知识。4）课后消化【知识拓展】，对课堂上没有完全理解的内容消化理解。5）学有余力时，参考【思维拓展】中的电路，进行课外实践，巩固所学数字电路相关知识。0-4 学习方法与建议学习建议：项目1 简单加法器电路设计与测试任务1-1

9、 门电路逻辑功能测试 1.1.1 与、或、非基本门电路逻辑功能测试 (4课时) 1.1.2 复合门电路逻辑功能仿真测试 (4课时) 1.1.3 TTL和CMOS特殊门电路逻辑功能测试 （2课时）任务1-2 两位加法器电路的设计与测试 1-2-1 门电路构成的组合逻辑电路功能测试 （6课时） 1-2-2 门电路构成的组合逻辑电路的设计与测试 （4课时） 1-2-3 两位加法器电路的设计与测试 （4课时） 在二值逻辑函数中，最基本的逻辑运算有与（AND）、或（OR）、非（NOT）三种逻辑运算。1、与运算 与运算也叫逻辑乘或逻辑与，即当所有的条件都满足时，事件才会发生，即“缺一不可”。 如图1.4所

10、示电路，两个串联的开关控制一盏灯就是与逻辑事例，只有开关A、B同时闭合时灯才会亮。 任务1-1 门电路逻辑功能测试1-1-1 与、或、非基本门电路逻辑功能测试【知识扫描】逻辑代数中的基本运算项目1 简单加法器电路设计与测试 设开关闭合用“1”表示，断开用“0”表示 ；灯亮用“1”表示，灯灭用“0”表示（逻辑赋值），则可得到表1-1所示的输入输出的逻辑关系，称为真值表 。 从表中可知，其逻辑规律服从“有0出0，全1才出1” 这种与逻辑可以写成下面的表达式： 称为与逻辑式，这种运算称为与运算。项目1 简单加法器电路设计与测试1-1-1 与、或、非基本门电路逻辑功能测试【知识扫描】逻辑代数中的基本运

11、算也可以用图1.2表示与逻辑，称为逻辑门或逻辑符号，实现与逻辑运算的门电路称为与门。2、 或运算或运算也叫逻辑加或逻辑或，即当其中一个条件满足时，事件就会发生，即“有一即可”。若有n个逻辑变量做与运算，其逻辑式可表示为项目1 简单加法器电路设计与测试1-1-1 与、或、非基本门电路逻辑功能测试【知识扫描】逻辑代数中的基本运算 用与前面相同的逻辑赋值同样也可得到其真值表如表2.2.2所示，其逻辑规律服从“有1出1，全0才出0”。 其逻辑式为上式说明：当逻辑变量A、B有一个为1时，逻辑函数输出Y就为1。只有A、B全为0，Y才为0。如图1.3所示电路，两个并联的开关控制一盏灯就是或逻辑实例，只要开关

12、A、B有一个闭合时灯就会亮。1-1-1 与、或、非基本门电路逻辑功能测试【知识扫描】逻辑代数中的基本运算项目1 简单加法器电路设计与测试其逻辑门符号如图1.4所示，实现或逻辑运算的门电路称为或门.若有n个逻辑变量做或运算，其逻辑式可表示为：条件具备时，事件不发生；条件不具备时，事件发生，这种因果关系叫做逻辑非，也称逻辑求反。3. 非逻辑运算1-1-1 与、或、非基本门电路逻辑功能测试【知识扫描】逻辑代数中的基本运算项目1 简单加法器电路设计与测试如图1.5所示电路，一个开关控制一盏灯就是非逻辑事例，当开关A闭合时灯就不亮。非逻辑运算也叫逻辑非或非运算、反相运算，即输出变量是输入变量的相反状态。

13、其逻辑式为用与前面相同的逻辑赋值同样也可得到其真值表如表1.3所示也可以写成下式：1-1-1 与、或、非基本门电路逻辑功能测试【知识扫描】逻辑代数中的基本运算项目1 简单加法器电路设计与测试其逻辑门符号如图1.6所示，实现非逻辑运算的门电路称为非门。1-1-1 与、或、非基本门电路逻辑功能测试【器件认知】基本门电路的逻辑符号和集成电路管脚排列项目1 简单加法器电路设计与测试数字集成电路的分类方式有很多种： 1. 按电路逻辑功能的不同，可以分为组合逻辑电路和时序逻辑电路。2. 按集成电路的大小规模不同又分为小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）和超大规模集成

14、电路（VLSI）。具体分类见表1-4。1-1-1 与、或、非基本门电路逻辑功能测试【器件认知】基本门电路的逻辑符号和集成电路管脚排列项目1 简单加法器电路设计与测试3. 按电路所用器件的不同，又可分为单极性电路和双极性电路。最常用的单极性电路是CMOS（Complementary Symmetry Metal Oxide Semiconductor）电路，最常用的双极性电路是TTL（Transistor-Transistor-Logic）电路。集成电路封装形式有很多种，小规模和中规模集成电路主要有双列直插和贴片式。如图1-10。1-1-1 与、或、非基本门电路逻辑功能测试【器件认知】基本门电路

15、的逻辑符号和集成电路管脚排列项目1 简单加法器电路设计与测试1-1-1 与、或、非基本门电路逻辑功能测试【工作任务1-1-1】基本门电路逻辑功能测试项目1 简单加法器电路设计与测试【实验认知】数字电路实验装置简介（一）输入电路，如图1-13所示，共有8路输入，S1S8为8路输入开关，当按下时则H1H8输出为高电平；若没有按下时，H1H8输出为低电平；用该部分电路产生高、低电平，提供测试时数字电路所需的输入电平。1-1-1 与、或、非基本门电路逻辑功能测试【工作任务1-1-1】基本门电路逻辑功能测试项目1 简单加法器电路设计与测试【实验认知】数字电路实验装置简介（一）指示电路，如图1-14所示，

16、图中共有8路指示电路，电平从HQ1HQ8分别输入，若输入高电平时，发光二极管LED1LED8亮，否则发光二极管不亮。用该电路作为数字电路的指示电路，测量数字电路中的电平高或低。（灯亮为高电平、灯灭为低电平）。1-1-1 与、或、非基本门电路逻辑功能测试【工作任务1-1-1】基本门电路逻辑功能测试项目1 简单加法器电路设计与测试【实验认知】数字电路实验装置简介（一）集成电路测试工作区，如图1-15所示，电路中共有2个集成电路插座，其中D1为14脚集成电路插座，D2为16脚集成电路插座。1-1-1 与、或、非基本门电路逻辑功能测试项目1 简单加法器电路设计与测试【工作任务1-1-1】基本门电路逻辑

17、功能测试1-1-1 与、或、非基本门电路逻辑功能测试项目1 简单加法器电路设计与测试【工作任务1-1-1】基本门电路逻辑功能测试1-1-1 与、或、非基本门电路逻辑功能测试项目1 简单加法器电路设计与测试【工作任务1-1-1】基本门电路逻辑功能测试74LS08逻辑功能测试、74LS32逻辑功能测试按照教材P10P11步骤进行测试。思考：1 试阐述数字电路中逻辑的概念，并举例说明。（逻辑0、逻辑1什么意思，表示什么？）2 在TTL电路中逻辑高电平和逻辑低电平的电压范围是多少？3 总结基本门电路的逻辑功能并写出其逻辑表达式、逻辑符号、真值表。4 写出与、或、非集成门电路的型号。前面介绍的三种基本逻

18、辑运算，除此之外，还有下面的由基本逻辑运算组合出来的逻辑运算。4. 与非（NAND）逻辑运算与非运算是先与运算后非运算的组合。以二变量为例，布尔代数表达式为： 其真值表如表1.4所示1-1-2 复合门电路逻辑功能测试【知识扫描】逻辑代数中的复合运算项目1 简单加法器电路设计与测试1. 与非（NAND）逻辑运算与非运算是先与运算后非运算的组合。以二变量为例，布尔代数表达式为： 其真值表如表1.4所示上面介绍的“与”、“或”、“非”三种逻辑运算是数字电路中最基本的逻辑运算，由这些基本的运算可以组成各种复杂的逻辑运算。1-1-2 复合门电路逻辑功能测试【知识扫描1】逻辑代数中的复合运算项目1 简单加

19、法器电路设计与测试其逻辑规律服从“有0出1，全1才出0” 2. 或非（NOR）运算 或非运算是先或运算后非运算的组合。以二变量A、B为例，布尔代数表达式为： 1-1-2 复合门电路逻辑功能测试【知识扫描1】逻辑代数中的复合运算项目1 简单加法器电路设计与测试其真值表如表1.5所示或非逻辑规律服从有“1”出“0”全“0”出“1”或非运算用或非门电路来实现，如图1.8所示。 与或非运算是“先与后或再非”三种运算的组合。以四变量为例，逻辑表达式为： 上式说明：当输入变量A、B同时为1或C、D同时为1时，输出Y才等于0。与或非运算是先或运算后非运算的组合。在工程应用中，与或非运算由与或非门电路来实现，

20、其真值表同学自己列出，逻辑符号如图1.9所示3.与或非运算1-1-2 复合门电路逻辑功能测试【知识扫描1】逻辑代数中的复合运算项目1 简单加法器电路设计与测试其门电路的逻辑符号如图1.10所示其布尔表达式（逻辑函数式）为4. 异或运算符号“”表示异或运算，即两个输入逻辑变量取值不同时Y=1，即不同为“1”相同为“0”，异或运算用异或门电路来实现其真值表如表1.6所示1-1-2 复合门电路逻辑功能测试【知识扫描1】逻辑代数中的复合运算项目1 简单加法器电路设计与测试1. 交换律：2. 结合律：3.分配律：推论：当n个变量做异或运算时，若有偶数个变量取“1”时，则函数为“0”；若奇数个变量取1时，

21、则函数为1.4.异或运算的性质1-1-2 复合门电路逻辑功能测试【知识扫描1】逻辑代数中的复合运算项目1 简单加法器电路设计与测试5. 同或运算其布尔表达式为符号“”表示同或运算，即两个输入变量值相同时Y=1，即相同为“1”不同为“0” 。同或运算用同或门电路来实现，它等价于异或门输出加非门。其真值表如表1.7所示其门电路的逻辑符号如图1.11所示 1-1-2 复合门电路逻辑功能测试【知识扫描1】逻辑代数中的复合运算项目1 简单加法器电路设计与测试 1-1-2 复合门电路逻辑功能测试【器件认知】复合门电路的逻辑符号和集成电路管脚排列项目1 简单加法器电路设计与测试 1-1-2 复合门电路逻辑功

22、能测试【工作任务1-1-2】复合门电路逻辑功能仿真测试项目1 简单加法器电路设计与测试思考：1 总结复合门电路与非门、或非门、异或门、与或非门逻辑功能并写出其逻辑表达式、逻辑符号、真值表。2 写出与非门、或非门、异或门、与或非门集成门电路的型号。3 若在74LS86后加入非门电路，则其逻辑功能怎样？列出功能真值表、写出逻辑表达式。4 （偶数个1）4 （偶数个1）逻辑函数描述的是输出变量和输入变量之间的因果关系逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。1、真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成

23、的表格。真值表列写方法：每一个变量均有0、1两种取值，n个变量共有2n种不同的取值，将这2n种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。例如：当A、B取值相同时，函数值为0；否则，函数取值为1。1-1-2 复合门电路逻辑功能测试项目1 简单加法器电路设计与测试【知识扫描2】逻辑函数描述方法2、逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。标准与或表达式列写方法：将那些使函数值为1的各个状态表示成全部变量（值为1的表示成原变量，值为0的表示成反变量）的与项（例如A=0、B=1时函数F的值为1，则对应的

24、与项为AB）以后相加，即得到函数的与或表达式。项目1 简单加法器电路设计与测试1-1-2 复合门电路逻辑功能测试【知识扫描2】逻辑函数描述方法3、逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。F4、波形图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。FF项目1 简单加法器电路设计与测试1-1-2 复合门电路逻辑功能测试【知识扫描2】逻辑函数描述方法1-1-3 TTL和CMOS特殊门电路逻辑功能测试【知识扫描】TTL和CMOS特殊门电路逻辑功能及应用一、OC门TTL集电极开路门图1-37 普通的TTL门电路输出并联 图1-38 OC门（a

25、） 结构（b）符号项目1 简单加法器电路设计与测试即在输出线上实现了与运算，通过逻辑变换可转换为与或非运算 图2-9 实现线与TTL OC门通常有如下的应用：1. 实现线与2个OC门实现线与时的电路如图2-9所示。此时的逻辑关系为:在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用OC门来完成。如图2-10所示。把上拉电阻接到10V电源上，这样在OC门输入普通的TTL电平，而输出高电平就可以变为10V。2. 实现电平转换图1-39 实现电平转换1-1-3 TTL和CMOS特殊门电路逻辑功能测试【知识扫描】TTL和CMOS特殊门电路逻辑功能及应用项目1 简单加法器电路设计与

26、测试3. 用做驱动器可用它来驱动发光二极管、指示灯、继电器和脉冲变压器等。图2-11是用来驱动发光二极管的电路。图1-40 驱动发光二极管OC门使用注意事项：请正确连接电路，必须将输出通过一个适当大小的电阻连接到电源上。1-1-3 TTL和CMOS特殊门电路逻辑功能测试项目1 简单加法器电路设计与测试【知识扫描】TTL和CMOS特殊门电路逻辑功能及应用二、TTL三态输出门（a） 电路图 （b）EN=0有效的逻辑符号 （c）EN=1有效的逻辑符号图2-12 三态输出门1. 三态输出门的结构及工作原理1-1-3 TTL和CMOS特殊门电路逻辑功能测试【知识扫描】TTL和CMOS特殊门电路逻辑功能及

27、应用当EN=0时，G输出为1，VP=3.6V，D1截止，电路恢复与非门正常电路，所以这时电路实现正常与非功能。这种EN=0时为正常工作状态的三态门称为使能端低电平有效的三态门。当EN=1时，G输出为0，VP=0.3V，D1导通，VC2=1V，T4、D截止；VB1=1V，T2、T3也截止。输出端L看进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态。2. 三态门的应用 （a）单向总线 （b）双向总线 图2-13 三态门组成的总线1-1-3 TTL和CMOS特殊门电路逻辑功能测试【知识扫描】TTL和CMOS特殊门电路逻辑功能及应用CMOS集成门电路的其它形式有；OD门(漏极开路门:如

28、40107)，CMOS三态门，CMOS传输门，CMOS模拟开关等。本书不做详细介绍，请同学门参阅相关数字电路手册,了解其功能和应用。图1-44 7406 OC门电路管脚排列和内部结构【器件认知】OC门、三态门集成电路管脚排列及内部结构1-1-3 TTL和CMOS特殊门电路逻辑功能测试图1-45 74125三态门电路管脚排列和内部结构1、测试逻辑功能，输入分别置0或1，测试输出电平及状态，填写真值表，判断其逻辑功能。1-1-3 TTL和CMOS特殊门电路逻辑功能测试【工作任务1-1-3】OC门、三态门电路逻辑功能仿真测试4、按图接线，测试结果填入真值表，判断其是否可以实现线与功能。2、将270电

29、阻断开，观察输出电平是否有变化，电路是否正常。（OC门的输出应通过电阻上拉到电源上）3、将Vcc换成10V或15V电源，观察输出电平是否有变化。（是否可以实现电平转换）1-1-3 TTL和CMOS特殊门电路逻辑功能测试【工作任务1-1-3】OC门、三态门电路逻辑功能仿真测试按照书上的步骤测试，使能端分别接高、低电平时，输入端分别接高、低电平时进行测试。注意：高阻的测试方法。1-1-3 TTL和CMOS特殊门电路逻辑功能测试【工作任务1-1-3】OC门、三态门电路逻辑功能仿真测试表1.20 逻辑常量运算公式与运算或运算非运算00=00+0=0 01=00+1=110=01+0=111=11+1=

30、1表1.21 逻辑常量、变量运算公式与运算或运算非运算A0=0A+0=A A1=AA+1=1AA=AA+A=A表1.22 与普通代数相似的规律 交换律结合律分配律任务1-2 两位加法器电路的设计与测试1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简1 逻辑代数的公式和定律表1.22 吸收律 吸收律证明1）吸收律推广：由上表可知，利用吸收律化简逻辑函数时，某些项或因子在化简中被吸收掉，使逻辑函数式变得更简单。2）反演律可用真值表证明 A B 0 011 0 100 1 000 1 100 A B 0 011 0 111 1 011 1 1001-2-1 门电路构成的

31、组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简任务1-2 两位加法器电路的设计与测试逻辑函数化简的意义：使逻辑函数表达式变换为所需要的逻辑关系。(如：只有74LS00)将逻辑函数化简为同一种逻辑功能，减少芯片种类1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简2 逻辑函数的变换与化简任务1-2 两位加法器电路的设计与测试实际上，逻辑函数表达式有多种形式，例如：与或表达式 或与表达式 与非与非表达式或非或非表达式与或非表达式但是应用最多的是与或表达式和与非-与非表达式。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简2 逻辑函数

32、的变换与化简1 ）逻辑函数的变换任务1-2 两位加法器电路的设计与测试1、利用公式 ，将两项合并为一项，并消去一个变量。逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。2） 逻辑函数的化简1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简2 逻辑函数的变换与化简任务1-2 两位加法器电路的设计与测试3、利用公式 ，消去多余的变量。2、利用公式，消去多余的项。2） 逻辑函数的化简1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简2 逻辑函数的变换与化简任务1-2 两位加法器电路的设计与测试4、利用公式 ，为某一

33、项配上其所缺的变量，以便用其它方法进行化简。5、利用公式，为某项配上其所能合并的项。2） 逻辑函数的化简1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描1】逻辑函数的代数法化简2 逻辑函数的变换与化简任务1-2 两位加法器电路的设计与测试逻辑函数的一般表达式“与或”表达式“或与”表达式混合表达式逻辑函数的标准表达式 最小项表达式最小项相或最大项表达式最大项相与1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简1 逻辑函数的表达式1 ）逻辑函数的一般表达式任务1-2 两位加法器电路的设计与测试最小项使最小项取值为1的取值十进制数最小项编号0000m00011m1

34、0102m20113m31004m41015m51106m61117m7表1.243变量最小项真值表最小项具有以下几个性质：1）对于任意一个最小项，只有一组变量取值使它的值为1，而其余各种变量取值均使它的值为0。2）任意两个最小项的“与”恒为0。3）全部最小项之和（“或”）等于1。 4）具有逻辑相邻性的最小项可以合并为一项，并且可以消去一对变量。任何一个逻辑函数表达式都可以表示为一组最小项之和，称为最小项表达式。 （1）最小项表达式 2） 逻辑函数的标准表达式1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简1 逻辑函数的表达式任务1-2 两位加法器电路的设计与测试

35、例1.2 将逻辑函数 转换成最小项表达式 解：ABCF最小项00001m000110m101001m201110m310001m410101m511010m611110m7写F的表达式是将最小项为1的项相或：写F的表达式是将最小项为0的项相或：2） 逻辑函数的标准表达式1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简1 逻辑函数的表达式任务1-2 两位加法器电路的设计与测试最大项使最大项取值为0的取值十进制数最大项编号0000M00011M10102M20113M31004M41015M51106M61117M7表1.33变量最大项真值表最大项的性质：每个最大项只

36、对应于1组输入变量使最大项的值为0；任意两个最大项之和为1；全部最大项之积恒为0。2） 逻辑函数的标准表达式1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简1 逻辑函数的表达式（1）最大项表达式 任务1-2 两位加法器电路的设计与测试一个逻辑函数可以用最大项之积的形式来表示，称为函数的标准“或与”表达式最大项表达式。 已知：函数试问F和G哪一个是最大项表达式？同一个函数具有如下的性质：既可以表示为最小项表达式，也可以表示为最大项表达式；最大项与最小项的关系为：同一下标的最大项和最小项互补 2） 逻辑函数的标准表达式1-2-1 门电路构成的组合逻辑电路功能测试【知识

37、扫描2】逻辑函数的卡诺图化简1 逻辑函数的表达式（2）最大项表达式 任务1-2 两位加法器电路的设计与测试例1.4 写成函数 的最小项表达式和最大项表达式。ABCF最小项最大项0000M00010M10100M20111m31001m41011m51101m61111m7 ）即将输出为1的最小项相或；将输出为0的最大项相与。 解：）列出真值表1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简1 逻辑函数的表达式任务1-2 两位加法器电路的设计与测试卡诺图是一种变形的真值表，它用2n个小方格代表n个变量的全部最小项。卡诺图的特点：将具有逻辑相邻性的最小项在几何位置上也

38、相邻地排列。1）卡诺图的表示方法2变量卡诺图3变量卡诺图4变量卡诺图1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试2）卡诺图的填入最小项表达式的填入：将构成函数的那些最小项的方格中填入1.最大项表达式的填入：将构成函数的那些最大项的方格中填入0.1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试非标准”与或”表达式的填入方法：将每个与或表达式中的1用原变量表示，0用反变量表示，在卡诺图中找出交叉的方格填入1,其余填0.非标准”或

39、与”表达式的填入方法：找出使其“或”项为0的组合对应的方格为0,其余填1.1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试3）卡诺图的化简依据1、2个相邻的最小项结合,可以消去1个取值不同的变量而合并为l项。2、4个相邻的最小项结合，可以消去2个取值不同的变量而合并为l项。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试3、8个相邻的最小项结合， 可以消去3个取值不同的变量而合并为l项。卡诺图的化简依据是：如果有2n个最小项并构

40、成一个矩形，则它们可合并为一项并消去n个变量，保留的变量是这些最小项中的公共变量，而发生变化的变量将被消去。3）卡诺图的化简依据1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试（1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3）个相邻 项。特别注意对边相邻性和四角相邻性。（2）圈的个数尽量少。（3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1 的最小项。（4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包 围圈是多余的。（1）画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据下

41、述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与或表达式。卡诺图的化简注意事项: 3）卡诺图的化简步骤1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试例1.5 用卡诺图化简函数解：1)将逻辑函数填入卡诺图中：2)画圈(可以竖着圈，也可横着圈)3)写出逻辑表达式：逻辑函数的化简不是惟一的!结论:1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简

42、法任务1-2 两位加法器电路的设计与测试例1.6 用卡诺图化简函数解：1)将逻辑函数填入卡诺图中：2)画圈(每个圈中包含一个至少未被圈过的1)3)写出逻辑表达式：至少有一个未被圈过的11-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试例1.7 化简函数解:该表达式为最大项“或与”表达式最简的与或表达式：1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简2 卡诺图化简法任务1-2 两位加法器电路的设计与测试无关项任意项：输入变量取值为0或1对输出变量没有影响。约束项：输入变量的某些取值不

43、可能出现。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简3 具有无关项的卡诺图化简任务1-2 两位加法器电路的设计与测试解：设红、绿、黄灯分别用A、B、C表示，且灯亮为1，灯灭为0。车用F 表示，车行F =1，车停F =0。列出该函数的真值表。如本例函数可写成F=m（2）+d（0,3,5,6,7）显然这个函数中，有5个最小项为无关项。分别为:000、011、101、110、111。带有无关项的逻辑函数的最小项表达式为：F =m（ ）+d（ ）红灯A绿灯B黄灯C车F000001001010111000101110111交通信号灯真值表例1.8 在十字路口有红绿黄三

44、色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简3 具有无关项的卡诺图化简任务1-2 两位加法器电路的设计与测试在进行最小项合并时，卡诺图上的无关项作为0或1处理，应以得到的相邻最小项矩形组合最大、而且矩形数目最少为原则。例1.9化简将无关项x当作0来处理将无关项x当作1来处理1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简3 具有无关项的卡诺图化简任务1-2 两位加法器电路的设计与测试例1.10化简将无关项x当作0来处理将无关项x当作1来处理1-

45、2-1 门电路构成的组合逻辑电路功能测试【知识扫描2】逻辑函数的卡诺图化简3 具有无关项的卡诺图化简任务1-2 两位加法器电路的设计与测试1-2-1 门电路构成的组合逻辑电路功能测试【工作任务1-2-1】用Multisim9.0化简逻辑函数任务1-2 两位加法器电路的设计与测试1 组合逻辑电路的特点图1-58 组合逻辑电路的框图组合逻辑电路的特点是：输出状态只与当前的输入状态有关，而与电路原来的状态无关。 1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描3】组合逻辑电路分析方法任务1-2 两位加法器电路的设计与测试 2. 组合逻辑电路的分析步骤图1-59 组合逻辑电路分析步骤3. 组合逻

46、辑电路分析案例【例1-10】分析图1-60所示电路的逻辑功能。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描3】组合逻辑电路分析方法任务1-2 两位加法器电路的设计与测试【例1-10】分析图1-60所示电路的逻辑功能。解：1）由于该电路比较简单，可以直接写出输出变量F与输入变量A、B、C之间的关系表达式。2）列出功能真值表，见表2-7。3）从逻辑真值表可以看出：该电路为判奇电路，当三个输入变量A、B、C中有奇数个1时，输出F为1。否则输出F为0。 1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描3】组合逻辑电路分析方法3. 组合逻辑电路分析案例任务1-2 两位加法器电路的设计与测

47、试【例1-11】分析图1-61电路的逻辑功能。； ； 解：1) 逐级在门电路的输出端标出符号，如右中的F1、F2、F3。2) 逐级写出逻辑表达式： F1=AB F2=AC F3=BC3) 写出输出F的表达式： F=AB+AC+BC4) 列出功能真值表，见表2-7： 5) 判断逻辑功能：根据功能真值表可以判断，本电路为三人表决器电路。三人表决器常用于表决时，在三人中若有两人或两人以上同意通过某一决议时，决议才能生效。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描3】组合逻辑电路分析方法3. 组合逻辑电路分析案例任务1-2 两位加法器电路的设计与测试【例1-12】分析图1-62电路的逻辑功

48、能。1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描3】组合逻辑电路分析方法3. 组合逻辑电路分析案例任务1-2 两位加法器电路的设计与测试1-2-1 门电路构成的组合逻辑电路功能测试【知识扫描3】组合逻辑电路分析方法【工作任务1-2-2】门电路构成的组合电路逻辑功能仿真测试任务1-2 两位加法器电路的设计与测试 (一) 十进制 (Decimal) (xxx)10 或 (xxx)D 例如(3176.54)10 或(3176.54)D 数码：0、1、2、3、4、5、6、7、8、91101 1100 510-1 110-2权 权 权 权 数码所处位置不同时，所代表的数值不同 (11.51)1

49、0 进位规律：逢十进一，借一当十10i 称十进制的权 10 称为基数 0 9 十个数码称系数数码与权的乘积，称为加权系数十进制数可表示为各位加权系数之和，称为按权展开式 (3176.54)10 = 3103 + 1102 + 7101 + 6100 + 510-1 + 410-21 数制任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制 例如 0 + 1 = 1 1 + 1 = 10 11 + 1 = 100 10 1 = 1 (二) 二进制 (Binary) (xxx)2 或 (xxx)B 例如 (1011.11)2 或 (1011

50、.11)B 数码：0、1 进位规律：逢二进一，借一当二 权：2i 基数：2 系数：0、1 按权展开式表示 (1011.11)2 = 123 + 022 + 121 + 120 + 12-1 + 12-2 将按权展开式按照十进制规律相加，即得对应十进制数。= 8 + 0 + 2 + 1 + 0.5 + 0.25 (1011.11)2 = (11.75)10 = 11.75 (1011.11)2 = 123 + 022 + 121 + 120 + 12-1 + 12-21 数制任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制 (三) 八

51、进制和十六进制 进制数的表示计数规律 基数 权 数码八进制 (Octal) (xxx)8 或(xxx)O逢八进一，借一当八 8 0 7 8i 十六进制(Hexadecimal) (xxx)16 或(xxx)H 逢十六进一，借一当十六 16 0 9、A、B、C、D、E、F 16i例如 (437.25)8 = 482 + 381 + 780 + 28-1 + 58-2 = 256 + 24 + 7 + 0.25 + 0.078125 = (287.328125)10 例如(3BE.C4)16 = 3162 + 11161 + 14160 + 1216-1 + 416-2 = 768 + 176 +

52、 14 + 0.75 + 0.015625 = (958.765625)10 1 数制任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制 （四）数制间的转换不同数制之间有关系吗？十进制、二进制、八进制、十六进制对照表770111766011065501015440100433001132200102 11000110000000 十六八二 十F17111115E16111014D15110113C14110012B13101111A12101010 9111001981010008 十六八二 十1 数制任务1-2 两位加法器电路的设计

53、与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制1.500 1 整数0.750 01） 各种数制转换成十进制 2）十进制转换为二进制例 将十进制数 (26.375)10 转换成二进制数 26 6 1 3 01 10 12(26 )10 = (11010 ) 2 2 21.000 1.37522220.375 2一直除到商为 0 为止 余数 按权展开求和整数和小数分别转换 整数部分：除 2 取余法 小数部分：乘 2 取整法读数顺序读数顺序 .011 1301 数制任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制

54、和码制 （四）数制间的转换 每位八进制数用三位二进制数代替，再按原顺序排列。八进制二进制3） 二进制与八进制间的相互转换 二进制八进制(11100101.11101011)2 = (345.726)8 (745.361)8 = (111100101.011110001)2 补0(11100101.11101011)2 = ( ? )8 11100101.11101011 00 345726 从小数点开始，整数部分向左 (小数部分向右) 三位一组，最后不足三位的加 0 补足三位，再按顺序写出各组对应的八进制数 。补011100101111010111 数制任务1-2 两位加法器电路的设计与测试1

55、-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制 （四）数制间的转换 一位十六进制数对应四位二进制数，因此二进制数四位为一组。4）二进制和十六进制间的相互转换 (10011111011.111011)2= (4FB.EC)16 (3BE5.97D)16 = (11101111100101.100101111101)2 补 0(10011111011.111011)2 = ( ? )16 10011111011.11101100 4FBEC0 十六进制二进制 :每位十六进制数用四位二进制数代替，再按原顺序排列。补 010011111011111011二进制十六进制 : 从小

56、数点开始，整数部分向左(小数部分向右) 四位一组，最后不足四位的加 0 补足四位，再按顺序写出各组对应的十六进制数 。1 数制任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制 （四）数制间的转换例如 ：用四位二进制数码表示十进制数 0 90000 0 0001 1 0010 2 0011 3 0100 40101 5 0110 6 0111 7 1000 8 1001 9将若干个二进制数码 0 和 1 按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。用数码的特定组合表示特定信息的过程称编码 常用二进制代码 自然

57、二进制码 二 - 十进制码 格雷码 奇偶检验码 ASCII 码 (美国信息交换标准代码) 任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制2 码制例如：用三位自然二进制码表示十进制数 0 7： 000 0 001 1 010 2 011 3 100 4 101 5 110 6 111 7 (一) 自然二进制码 按自然数顺序排列的二进制码 (二) 二-十进制代码 表示十进制数 0 9 十个数码的二进制代码 (又称 BCD 码 即 Binary Coded Decimal) 1 位十进制数需用 4 位二进制数表示，故 BCD 码为 4

58、位。 4 位二进制码有 16 种组合，表示 0 9十个数可有多种方案，所以 BCD 码有多种。 任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制2 码制用 BCD 码表示十进制数举例： (36)10 = ( 0011 0110)8421BCD (4.79)10 = ( 0100.01111009 )8421BCD (01010000)8421BCD = ( 50 )10 注意区别 BCD 码与数制： (150)10 = (000101010000)8421BCD = (10010110)2 = (226)8 = (96)16 任务1

59、-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制2 码制格雷码(Gray 码，又称循环码) 0110最低位以 0110 为循环节次低位以 00111100 为循环节第三位以 0000111111110000 为循环节.011001100110001111000011110000001111111100000000000011111111特点:相邻项或对称项只有一位不同典型格雷码构成规则 ：任务1-2 两位加法器电路的设计与测试1-2-2 门电路构成的组合逻辑电路的设计与测试【知识扫描1】数制和码制2 码制【知识扫描2】组合逻辑电路设计方法1-2-2 门电路构成的组合逻辑电路的设计与测试（1）根据实际问题进行逻辑抽象（逻辑假设）；（2）确定输入变量、输出变量之间的逻辑关系， 列出真值表；（3）根据真值表，确定逻辑函数表达式；（4）根据器件要求，变换逻辑函数表达式；（5）画出逻辑电路图；（6）电路装接与调试；（7）电路逻辑功能检测；（7）设计文档的撰写。任务1