数电课程设计报告-多功能数字钟_第1页
数电课程设计报告-多功能数字钟_第2页
数电课程设计报告-多功能数字钟_第3页
数电课程设计报告-多功能数字钟_第4页
数电课程设计报告-多功能数字钟_第5页
已阅读5页,还剩6页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、-PAGE . z课题名称: 多功能数字钟 所在院系: 机械电子工程学院 班 级:*自动化*班 学 号: 2021*姓 名:*宜杰指导教师:*时 间:瓷学院数字电子技术课程设计任务书班级: 11自动化1班 :*指导教师:* 2021年12月17 日设计题目:设计制作多功能数字钟。设计任务设计任务和要求时钟显示功能,能够十进制显示时、分、秒;小时高位具有零熄灭功能;具有整点报时功能;具有快速校准时间的功能。设计要求调研、查找并收集资料。总体设计。撰写设计说明书字数约3000字左右。参考资料目录参考资料1、电子技术根底第五版,康华光主编,高等教育20062、电子线路设计、实验、测试第二版,自美主编

2、,华中理工大学20003、电子线路设计应用手册,友汉主编,科学技术20004、555集成电路实用大全,郝鸿安等主编,科学普及5、电子技术根底实验研究与设计,兆仁主编,电子工业20006、毕满清主编,电子技术实验与课程设计,机械工业。7、数字与逻辑电路 芳森 电子工业教研室主任签字: 年 月 日目 录引言4第一章方案设计 5第二章单元电路设计 7第三章总体电路图13第四章 课程设计总结15附表元件清单16附录参考文献17TOC o 1-3 h z u引言随着社会的开展,科学技术的不断进步,对电子产品的性能要求也更高。我们做为21世纪的一名学电子的大学生,不仅要将理论知识学会,更应该将其应用与我们

3、的日常生活中去,使理论与实践很好的结合起来。电子课程设计是电子技术学习中的一个非常重要的实践环节,能够真正表达我们是否完全吸收了所学的知识。数字电子时钟是一个对标准频率1HZ进展计数的计数电路。通常使用石英 晶体振荡器电路构成数字钟,以保证其频率的稳定。以 10 进制计数器 74HC390 来 实现时间计数单元的计数功能。用4518作为计数电路,采用 CD4511 作为显示译码电路。选择数码管作为显示电路。由 CD4511 把输进来的二进制信号翻译成十进制数字,再由 数码管显示出来。用 S 与或非门实现的时或分校时电路。该电路还有在整点前 10 秒钟开场整点报时的功能。报时电路可选 74HC3

4、0 来构成。时间以 24 为一个 周期。数字钟采用数字电路实现对时分秒数字显示的计时装置。具有时间显示、闹钟设置、报时功能、校时的功能。走时准确、显示直观、精度高、稳定等优点。第一章方案设计设计制作一多功能数字钟设计任务:设计一个电子电路系统时,首先必须明确系统的设计任务,根据任务进展方案选择,然后对方案中的各局部进展单元的设计和器件选择,最后将各局部连接在一起,设计出一个符合设计要求的完整系统电路设计要求:(1) 时钟显示功能,能够十进制显示时、分、秒;(2) 小时高位具有零熄灭功能;(3) 具有整点报时功能;(4) 具有快速校准时间的功能。二、设计方案在设计一个电子电路系统时,首先必须明确

5、系统的设计任务,根据任务进展方案选择,然后对方案中的各局部进展单元电路的设计、参数计算和器件选择,最后将各局部连接在一起,画出一个符合设计要求的系统电路图。一、明确系统的设计任务要求对系统的设计任务进展具体分析,充分了解系统的性能、指标、容及要求,以便明确系统应完成的任务。二、方案选择把系统要完成的任务分解为假设干个单元电路,并画出一个能表示各单元功能的整机原理框图。方案选择的重要任务是根据掌握的知识和资料,针对系统提出的任务、要求和条件,完成系统的功能设计。在此过程中要敢于探索,勇于创新,争取方案的设计合理、可靠、经济、功能齐全、技术先进。并且对方案要不断进展可行性和优缺点的分析,最后设计出

6、一个完整框图。 三、单元电路的设计、参数计算和器件选择根据系统的指标和功能框图,明确各局部任务,进展各单元电路设计、参数计算和器件选择。1单元电路的设计单元电路是整机的一局部,只有把单元电路设计好才能提高整机设计水平。每个单元电路设计前都需明确本单元电路的任务,详细拟订出单元电路的性能指标,与前后级之间的联系,分析电路的组成形式。具体设计时,可以模仿成熟的先进的电路,也可以创新或改良,但都必须保证性能要求。而且,不仅单元电路本身要求设计合理,各单元电路间也要互相配合,注意各局部的输入、输出信号和控制信号的关系。2参数计算为保证单元电路到达功能指标要求,就需要用电子技术知识对参数进展计算,例如放

7、大电路中各电阻值、放大倍数;振荡器中电阻、电容、振荡频率等参数。只有很好地理解电路的工作原理,正确利用计算公式,计算的参数才能满足设计要求。计算参数时,同一个电路可能有几组数据,注意选择一组能完成电路设计功能、在实践中真正可行的参数。3器件选择1 阻容元件的选择注意功耗、容量、频率和耐压围是否满足要求。2 分立元件的选择包括二极管、双极型三极管、场效应管、光电二三极管等。根据他们的用途分别进展选择。3 集成电路的选择根据电路功能、性能指标选择集成电路。注意集成电路的功耗、电源电压、工作速度是否满足设计要求。通过查阅有关设计手册,进展元器件的选择。4、电路图的绘制电路图通常是在系统框图、单元电路

8、设计、参数计算和器件选择的根底上绘制的,它是电路组装、调试和维修的依据。绘制电路图时,注意以下几点:1 元器件布局合理、排列均匀、图面清晰、便于阅读。2 注意信号流向。一般从输入端或信号源开场,由左至右或上至下按信号的流向依次画出各单元电路,而反应通路的信号流向则与此相反。3 图形符号标准,适当标注。4 连线应为直线,尽量少穿插和折弯。第二章 单元电路设计根本设计思路:数字钟实际上是一个对标准频率(1HZ)进展计数的计数电路.由于计数的起始时间不可能与标准时间(如时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.上图所示为

9、数字钟的一般构成框图功能模块的设计:秒信号产生模块晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。图1 S晶体振荡器图2 CD4046部框图图1所示电路通过非门构成的输出为方波的数字式晶体振荡电路,这个电路中,非门与晶体、电容和电阻构成晶体振荡器电路,实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反应电 阻为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反应网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性

10、,从而保证了输出频率的稳定和准确。晶体*TAL的频率选为32768Hz。该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。从有关手册中,可查得C1、C2均为22pF。当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高,因此反应电阻R1可选为22M。较高的反应电阻有利于提高振荡频率的稳定性。通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进展分频。通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768Hz的振荡信号分频为1Hz的分频倍数为32768215,即实现该分频

11、功能的计数器相当于15极2进制计数器。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。CD4060计数为14级2进制计数器,可以将32768Hz的信号分频为2Hz,其部框图如下图,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。74HC74 D触发器二分频原理图计时模块计时进位与清零秒位上图右局部是秒个位的进位与清零电路。由十进制计数器74LS74构成秒位的个位,74LS160构成十位。当7490的输出是91001时,QA和QD的信号通过与非门7400输出

12、低电平,则由7400的4Y端口产生下降沿脉冲,使得74160开场计数,实现进位功能。此时QA和AD的电平改变,与非门输出高电平,产生一个上升沿,输出给下一级的计数端,实现进位。上图左局部是秒十位的警卫与清零电路。当输出是50101时,QA和QD的信号通过与非门输出低电平,当输出给自己的预置位端,实现自身的清零,此时QA和AD的电平改变,与非门输出高电平,产生一个上升沿,输出给下一级的计数端,实现进位。而由于分位的个位同样是用7490构成,其时钟信号为下降沿有效,则秒位十位进位信号须经过另一片与非门7400产生下降沿脉冲,实现进位功能。2分位分个位、分十位的进位与清零电路与秒个位、秒十位的电路原

13、理类似。3 时个位、时十位:如下列图所示,当时个位为91001时,时十位清零,并且产生进位信号。当时十位为20010且时个位为40100时,与非门2Y端输出低电平,给十个位、时十位计数器的清零端低电平,使十个位、时十位置零。图3-103时高位零熄灭功能实现:如下列图所示,当时十位输出0即0000时,74LS160的QA和QB端通过或门74LS32输出低电平至时的十位译码器的BI/RBO端口,使其不工作。当时十位输出大于0时,通过或门输出高电平,使其正常工作,从而实现时高位零熄灭功能。4整点报时模块蜂鸣器局部实物电路,右为74HC305快速校时局部校时模块开关校时电路方案论证:该方案构造简单,节

14、约本钱。但是只能从低位向高位逐步调整,以防止低位调整对高位的影响,灵活性差。考虑到实际生活中,时钟一旦调整之后就很少会再次调整,为了降低本钱,降低电路复杂度,所以采用此方案。第三章总电路图分模块时模块秒模块第四章 课程设计总结心得体会:经过这次数字电子电路的课程设计,我的数电知识得到稳固,并且有了一定程度的提高,对数字钟的工作原理有了比拟深刻的理解,对数字电子设计的过程及其涉及的工具有更深入的认识。在这次课设中充分锻炼了自己的动手能力,学会了如何查找资料是自己的设计到达合理的要求。虽然在在设计过程遇到一些困难,但是经过自己查阅的资料和教师细心的指导,终于在最后把这个多功能数字钟设计出来了。并通过此课程设计任务是我们加深了数电课程设计的了解。非常感这次数电课程设计时机,通过这次数字电子钟的课程设计,我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解,并从中体会到了团队协作的乐趣。最后感教师的耐心指导和各位同学给予的帮助。附表电子元件清单元件名称型号及数量74LS00集成块。74LS30集成块。74LS32集成块。74LS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论