数字电路与系统第六章4课件

1、第五节 计数器 1.计数器的概念 4.分类 一、二进制计数器 2.应用3.基本结构 1.同步计数器（由SSI构成） (2)减法计数器 (1)加法计数器 7/27/20221第六章 时序逻辑电路2.异步计数器（由SSI构成） (1)加法计数器 (1) 74 LS161 (2) 74 LS163(2)减法计数器 3.MSI二进制计数器二、十进制计数器 1. 74LS902. 74LS160 7/27/20222第六章 时序逻辑电路第五节 计数器 1.计数器的概念 2.应用(如频率计) 3.基本结构 (1)按模值 4.分类 二进制计数器十进制计数器任意进制计数器显示设备计数器&CuIuOuIuOC1

2、35791113151719207/27/20223第六章 时序逻辑电路n个触发器组合电路CP计数脉冲进位输出Q1Q2QnZ图6.5.1 计数器的基本结构框图7/27/20224第六章 时序逻辑电路(3)按逻辑功能 (2)按存储器的状态变 化是否同时进行同步计数器异步计数器加法计数器可逆计数器减法计数器7/27/20225第六章 时序逻辑电路(1)加法计数器 基本结构一、二进制计数器 1.同步计数器（由SSI构成） b.TFF形式a.CP1=CP2=CPn=CP 模值M=2n，计数范围：02n-1 c.T1=1，d.7/27/20226第六章 时序逻辑电路例1 分析图6.5.2所示电路的逻辑功

3、能。 电路实例 分析电路结构 写出三组方程 a.各触发器的激励方程 J3 = K3 = Q1nQ2nJ2 = K2 = Q1nJ1 = K1 = 17/27/20227第六章 时序逻辑电路图6.5.2 用JKFF构成的3位二进制同步加法计数器7/27/20228第六章 时序逻辑电路 CP= Q1n+1Q1nZ = Q2nQ1nQ3nb.各触发器的次态方程 c.电路的输出方程 CP= Q3n+1Q2nQ1nQ3nQ2nQ1nQ3n CP= Q2n+1Q2nQ1nQ2nQ1n7/27/20229第六章 时序逻辑电路作状态转移表、状态转移图或波形图 电路的逻辑功能描述 该电路是一个同步模8加法计数器

4、电路（或3位二进制同步加法计数器）。 7/27/202210第六章 时序逻辑电路表6.5.1 图6.5.2电路的状态转移表 CP的个数S(t)Z=Q3Q2Q1Q3Q2Q100000100102010030110410005101061100711117/27/202211第六章 时序逻辑电路图6.5.3 图6.5.2电路的状态转移图 Q3Q2Q1010/0/0/0/1/0/0X/Z有效循环000001011100101110111/0/0/07/27/202212第六章 时序逻辑电路图6.5.4 图6.5.2电路的工作波形图 CPQ1Q2Q3Z1234567801010101001100110

5、00011110002分频4分频8分频逢八进一7/27/202213第六章 时序逻辑电路(2)减法计数器 基本结构b.TFF形式a.CP1=CP2=CPn=CP c.T1=1，d.7/27/202214第六章 时序逻辑电路Q3 Q2 Q10 0 00 0 10 1 00 1 11 0 0Q3 Q2 Q11 1 11 1 01 0 11 0 00 1 1加法计数器状态转移表 减法计数器状态转移表 7/27/202215第六章 时序逻辑电路2.异步计数器（由SSI构成） (1)加法计数器 基本结构a.TFF形式c.Qi-1 下降沿触发 b.CP1=CP， CPi =Qi-1 上升沿触发 ( i=2

6、,3,n )7/27/202216第六章 时序逻辑电路Q3 Q2 Q10 0 00 0 10 1 00 1 11 0 0加法计数器状态转移表 7/27/202217第六章 时序逻辑电路例2 用DFF构成的3位二进制异步加法计数器电路，如图6.5.5所示。 电路实例 图6.5.5 用DFF构成的3位二进制异步加法计数器7/27/202218第六章 时序逻辑电路(2)减法计数器 基本结构a.TFF形式Qi-1 下降沿触发 b.CP1=CP， CPi =Qi-1 上升沿触发 ( i=2,3,n )c.7/27/202219第六章 时序逻辑电路Q3 Q2 Q11 1 11 1 01 0 11 0 00

7、 1 1减法计数器状态转移表 7/27/202220第六章 时序逻辑电路(1) 74 LS161 逻辑电路 3.MSI二进制计数器 图6.5.6 74161 逻辑符号LD：同步置数控制端 (c) 简化符号P、T：工作模式控制端 CR：异步清0控制端 7/27/202221第六章 时序逻辑电路功能表 表6.5.2 74161 的功能表 =0011保持1011计数0000 11111111同步并入d0d1d2d3d0d1d2d301异步清除00000功能D0D1D2D3CPT(S2)P(S1)LDCRQ3nQ2nQ1nQ0nQCCnQ3nQ2nQ1nQ0nQCCnQ3n+1Q2n+1Q1n+1Q0

8、n+1QCC=Q3Q2Q1Q0T7/27/202222第六章 时序逻辑电路74 LS163同步清0； 74 LS161异步清0(2) 74 LS163 74163 简化符号7/27/202223第六章 时序逻辑电路二、十进制计数器 1. 74LS90(1)逻辑电路 7/27/202224第六章 时序逻辑电路图6.5.7 7490 (a) 逻辑电路7/27/202225第六章 时序逻辑电路图6.5.7 7490 (d) 简化符号7/27/202226第六章 时序逻辑电路表6.5.3 FF0 的状态转移表 CP0的个数Q00011207/27/202227第六章 时序逻辑电路表6.5.4 7490

9、 Q3Q2Q1的状态转移表 CP1的个数Q3Q2Q10000100120103011410050007/27/202228第六章 时序逻辑电路(2)逻辑框图 图6.5.7 7490 (b) 框图Q3Q2Q1Q0R01R02S91S92CP0CP1M5M27/27/202229第六章 时序逻辑电路(3)构成模10计数器的方案 8421BCD:CP0 = CP , CP1 = Q0 5421BCD:CP0 = Q3 , CP1 = CP7/27/202230第六章 时序逻辑电路图6.5.8 7490用作8421BCD计数器时的接法Q0R01R02S91S92Q1Q3Q2CP1M5CP0M2Q1Q3

10、Q2Q0CP7/27/202231第六章 时序逻辑电路图6.5.8 7490用作8421BCD计数器时的接法Q0Q1Q2Q3R01R02S91S928421CP07490CP1CP7/27/202232第六章 时序逻辑电路表6.5.5 7490作8421BCD计数时的状态转移表0000110100190001181110701101610105001014110030100121000100000Q0Q1Q2Q3 Q0CP个数7/27/202233第六章 时序逻辑电路图6.5.9 7490用作5421BCD计数器时的接法Q0R01R02S91S92CP0M2Q0CPQ1Q3Q2CP1M5Q1Q

11、3Q27/27/202234第六章 时序逻辑电路图6.5.9 7490用作5421BCD计数器时的接法Q1Q2Q3Q0R01R02S91S925421CP07490CP1CP7/27/202235第六章 时序逻辑电路表6.5.6 7490作5421BCD计数时的状态转移表0000110001191101801017100160001150010411003010021000100000Q1Q2Q3Q0Q3CP个数7/27/202236第六章 时序逻辑电路图6.5.10 7490作5421BCD计数时的工作波形CPQ1Q2Q3Q0123456789101101010010100001100011

12、0000001000010000001111107/27/202237第六章 时序逻辑电路(4)功能表表6.5.7 7490功能表输 入输 出功 能CP0CP1R01R02S91S92Q3Q2Q1Q0100000异步置“0”11001异步置“9”CPQ0000000 10018421 BCD计数Q3CP00 Q0 Q3 Q2 Q1 0000 11005421 BCD计数7/27/202238第六章 时序逻辑电路2. 74LS160 74LS160 模10，QCC=Q3Q0T，QCC=Q3Q2Q1Q0T74LS161 模16，7/27/202239第六章 时序逻辑电路图6.5.11 74160的逻辑符号7/27/202240第六章 时序逻辑电路表6.5.8 74160的功能表保持 Q