电子教案《数字电子技术(第5版-)》教学资源ch4课件

1、第5章 触发器5.4JK触发器5.4.1 同步JK触发器5.4.2 边沿JK触发器5.4.3 T触发器和T触发器电路结构QQ1JJC1CP1KK逻辑符号一、电路结构和逻辑符号5.4.1 同步 JK 触发器QQG1G2JKG3G4CP功能表 二、逻辑功能称为 JK 功能，即 JK = 00 时，执行保持功能； JK = 11 时，执行翻转功能； J K 时 Qn+1 状态与 J 相同。1说明Qn+1KJCP不变Qn00置 0010翻转11置 1101不变Qn0Qn工作原理 CP = 0 时，G3、G4被封锁，都输出 1 ，触发器保持原状态不变。 CP = 1 时，G3、G4解除封锁，输入 J、K

2、 端的信号可控制触发器的状态。 特性表 同步JK触发器Qn+1的卡诺图JKQn0100 0111 10 0 0 1 1 1 1 0 0三、特性表和特性方程10011111110100110001110000K010100Qn+1QnJ无约束条件特性方程CP = 1 期间有效功能点评：（1）同步JK触发器没有不定状态。（2）在CP=1期间，接收J、K端的输入信号而改变输出状态。具有置0、置1、保持和翻转功能。是一种功能很全的触发器。它的主要缺点是存在空翻现象。可采用边沿JK触发器克服。5.4.2 边沿 JK 触发器一、逻辑符号下降沿触发上升沿触发5.4.2 边沿 JK 触发器二、逻辑功能特性方程

3、功能点评 边沿JK 触发器没有空翻现象，故抗干扰能力很强，并且工作速度快，工作可靠，应用广泛。（CP 下降沿到达时刻有效） 边沿JK 触发器和同步JK 触发器一样具有置0、置1、翻转和保持功能。下降沿JK 触发器只有在CP下降沿到达时刻才接收J、K 的输入信号并改变输出状态。在CP其他时间内，不会接收J、K 输入信号。波形分析举例CP例 图示为下降沿JK触发器的CP、J、K 端的输入电压波形，试画出输出端Q 的电压波形。设触发器的初始状态为Qn =0。1解:Q2345JK波形点评：（1）只有在时钟脉冲CP下降沿到达时刻触发器才会接收J、K端的输入信号而改变输出状态。（2）在时钟脉冲CP的一个周

4、期内，只有一个下降沿，触发器的状态只能变化一次。5.4.2 边沿 JK 触发器三、集成下降沿 JK 触发器 74LS112 介绍逻辑符号100Qn111 保 持 置 0 置 1 计 数Qn11111011101011保持Qn0 011异步置 1101异步置 0010说 明Qn+1KJCPSDRD不允许 74LS112功能表进行异步置0或异步置1时，取RD SD，且优先于CP、J、K输入信号。工作时，取RD=SD=1，在CP下降沿作用下：J=K=0时，状态不变；J K时，状态翻到和J相同；J=K=1时，每输入一个CP下降沿下，状态变换一次；不允许RD=SD=0。5.4.2 边沿 JK 触发器 2

5、. 74LS112正常工作时，应使RD和SD同时接高电平1，这时在CP下降沿作用下： J=K=0时，状态不变；J K时，状态翻到和J相同；J=K=1时，每输入一个CP下降沿，状态变换一次。 1. 进行异步置0或异步置1时，RD和SD端应接入不同的电平，异步置0和异步置1信号对触发器状态的控制作用优先于其他所有输入信号。不允许RD和SD同时接低电平0.电路应用提示：5.4.2 边沿 JK 触发器四、应用举例 多路控制公共照明灯电路RD=SD=J=K=1触发器处于0状态时，三极管VT截止，继电器的触点断开，灯L熄灭。工作原理：当按下S0时，触发器从0状态翻转到1状态，VT导通，继电器触点闭合，灯L

6、点亮。 如再按下S1时，触发器又翻转到0状态，VT 截止，继电器触点断开，灯L熄灭。功能拓展 边沿JK 触发器组成二进制计数器 电路构成波形图计数脉冲一位二进制计数器（二分频器）J=K=1，翻转功能1两个下降沿JK触发器串接组成二位二进制计数器 计数前，在异步置 0 端 RD 上加负脉冲，计数器置 0 ，使计数器从 0 开始计数。在计数过程中 RD 为高电平。当输入第 4 个计数脉冲CP 时，计数器返回到初始的 0 状态，故为四进制计数器。时钟脉冲的四分频时钟脉冲的二分频 由 JK 触发器、 D 触发器构成，主要是用来简化集成计数器的逻辑电路。QQTT逻辑符号QQC1CP1TC11TCP上升沿触发下降沿触发 T 触发器是根据 T 端输入信号的不同，在时钟脉冲 CP 作用下具有翻转和保持功能的电路。 T触发器是指每输入一个时钟脉冲 CP ，状态变化一次的电路。它实际上是 T 触发器的翻转功能。 5.4.3 T 触发器和T触发器保持翻转QnQn01说明Qn+1TCP功能表 一、JK 触发器构成 T 和 T触发器QQTT 触发器C11J