数字电路课件：5-触发器

1、组合逻辑电路 对二值信号进行算术运算和 逻辑运算。时序逻辑电路 保存二值信号和运算结果。 能够存储1位二值信号的基本单元电路统称为触发器。第五章 触发器触发器是具有记忆功能的基本逻辑单元。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING5.1 概述5.2 SR锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING不同逻辑功能触发器之间实现逻辑功能转换的简单方法。学习要点：触发器的各种电路结构及动作特点触发器按

2、逻辑功能分类触发器的电路结构与逻辑功能的区别及关系沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态，用来表示逻辑状态的0和1，或二进制数的0和1；在触发信号作用下，根据不同的输入信号，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。5.1 概述沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING触发器的分类：在不同的触发方式下，当触发信号到达时，触发器的状态转换过程的动作特点也不同。 电路

3、结构形式不同，触发信号的触发方式不同。触发方式可分为电平触发、脉冲触发和边沿触发。 由于控制方式的不同(即信号的输入方式及触发器状态随输入信号变化的规律不同)，触发器的逻辑功能有所不同。触发器可以分为SR触发器、D触发器、JK触发器、T触发器等； 按照存储数据的原理的不同，又可分为静态触发器和动态触发器。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING5.2 SR锁存器一、电路结构与工作原理(a)电路结构SRSDRDQQ(c)图形符号由两个或非门组成的SR锁存器电路Q=1、Q=0的状态称1状态，Q=0、Q=1的状态称0状态SD称为置位端或置1输入端， R

4、D称为复位端或置0输入端。1、由或非门组成的SR锁存器电路结构G1vI1vO1G2vI2vO2G1G2RDQSD(b)电路结构Q110沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRD QQ工作原理RD SDQ0 111001不论锁存器原来处于什么状态都将变成1状态，这种情况称将锁存器置1或置位。 SD端称为锁存器的置1端或置位端。而且SD=1信号消失后，电路的1状态得以保持。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRD QQRD SDQ0 11不论锁存器原来处于什么状态都将变成0状态，这种情

5、况称将锁存器置0或复位。 RD端称为锁存器的置0端或复位端。 RD=1 信号消失后，电路保持0状态不变。1 000110原端非端沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRD QQ0010RD=0、SD=0时：根据或非门的逻辑功能不难推知，锁存器保持原有状态不变，即原来的状态被锁存器存储起来，这体现了触发器具有记忆能力。RD SDQ0 111 000 0不变1010沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRD QQ1100RD SDQ0 111 000 0不变1 1不定？RD=1、SD=1

6、时：Q=Q=0，不符合锁存器的逻辑关系。并且由于或非门延迟时间不可能完全相等，在两输入端的1同时撤除后，将不能确定锁存器是处于1状态还是0状态。所以锁存器不允许出现这种情况，即在正常工作时输入信号应遵守RDSD =0，这就是基本SR锁存器的约束条件。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERINGSD RD QQ*功 能0 0 00 0 101Q*=Q保 持0 1 00 1 100Q*=0置 01 0 01 0 111Q*=1置 11 1 01 1 10*0*不允许特性表（真值表）现态(初态、原态)：触发器接收输入信号之前的状态，也就是触发器原来的稳定状

7、态。(新态)次态：触发器接收输入信号之后所处的新的稳定状态。将含有状态变量(Q)的真值表称为特性表。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING(a)电路结构SDQRDQ(b)图形符号SRSDRDQQ电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态2、由与非门组成的基本SR锁存器沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRDQQ工作原理1001不论锁存器原来处于什么状态都将变成0状态，这种情况称将锁存器置0或复位。RD 端称为锁存器的置

8、0端或复位端。RD SDQ0 10沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRDQQ不论锁存器原来处于什么状态都将变成1状态，这种情况称将锁存器置1或置位。SD 端称为锁存器的置1端或置位端。RD SDQ0 101 010110沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING SDRDQQ1110根据与非门的逻辑功能不难推知，锁存器保持原有状态不变，即原来的状态被锁存器存储起来，这体现了触发器具有记忆能力。10RD SDQ0 101 011 1不变沈阳航空航天大学电子信息工程学院SYIAE ELECTR

9、ONIC ENGINEERING SDRDQQ0011？RD=0、SD =0时：Q=Q =1，不符合锁存器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定锁存器是处于1状态还是0状态。所以锁存器不允许出现这种情况，在正常工作时输入信号应遵守SDRD=0, 这就是基本SR锁存器的约束条件。RD SDQ0 101 011 1不变0 0不定沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。沈阳航空航

10、天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING二、动作特点 在SR锁存器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里(即SD或RD为1的全部时间)，都能直接改变输出端Q和Q的状态。 把SD(SD)称作直接置位端，把RD(RD)称作直接复位端，把SR锁存器称作直接置位、复位锁存器（Set-Reset Latch）。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING例5.2.1 图(a)示SR锁存器电路中，已知SD和RD的电压波形如图(b)所示，试画出Q和Q端对应的电压波形。沈阳航空航天大学电子信息工程学院SYIA

11、E ELECTRONIC ENGINEERINGSR锁存器的特点（1）其次态不仅与输入信号状态有关，而且与其现态有关。（2）电路具有两个稳定状态，在无外来输入信号作用时，电路将保持原状态不变。（3）在外加输入信号有效时，电路可以翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING 在数字系统中，为协调各部分的动作，常要求某些触发器在同一时刻动作，就必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。把这个输入信号称作时钟信号，记作CLK。 把受时钟信号控

12、制的触发器统称为时钟触发器，以区别于SR锁存器。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING1、同步SR触发器S CLK R1S C1 1RQ Q(b) 国标符号一、电路结构与工作原理5.3 电平触发的触发器G1G2G3G4S CLK RQ Q(a) 逻辑电路1SR沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING特性表CLK=1期间有效沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING主要特点波形图（1）时钟电平控制。在CLK1期间接收输入信号，CLK0时状态保持不变，与S

13、R锁存器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变设触发器初态为0态沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING2、带异步置位、复位端的同步SR触发器 需要在时钟信号到来之前将触发器预置为指定的状态，因此在使用的同步SR触发器电路上设置专门的异步置位输入端SD和异步复位输入端RD。SD S CLK R RD S 1S C1 1R RQ Q(c) 国标符号 触发器在时钟信号控制下正常工作时应使SD和RD处于高电平。用SD或

14、RD将触发器预置位或复位应在CLK=0下进行。RDSDG1G2G3G4S CLK RQ Q(a) 逻辑电路沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING二、动作特点 由于在CLK=1的全部时间里,S和R信号都能通过门G3和G4加到SR锁存器上，所以在CLK=1的全部时间里S和R的变化都将引起触发器输出端状态的变化。 如果在CLK=1的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，降低了电路的抗干扰能力。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING例5.3.1 已知同步SR触发器的输入信号波形如图

15、示，试画出Q和Q端的电压波形。设触发器的初始状态为Q=0。(b)电压波形图CLKt0t0St0Rt0Qt0QG1G2G3G4S CLK RQ Q(a) 逻辑电路沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERINGD型锁存器(或双稳态锁存器、D触发器) D为数据输入端，CLK为控制端。CLK=1时，输出端状态随输入端的状态而改变，CLK=0时，输出状态保持不变。适用于单端输入信号的场合。(a)电路结构(b)图形符号沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING例5.3.2 已知同步D触发器的输入信号波形如图示，试画出Q

16、和Q端的电压波形。设触发器的初始状态为Q=0。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING5.4 脉冲触发的触发器希望在每个CLK周期里输出端的状态只能改变一次。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING1、主从SR触发器工作原理从触发器的状态保持不变。10一、电路结构与工作原理（1）接收输入信号过程CLK =1时：主触发器控制门G7、G8打开，接收输入信号R故主触发器根据S和R的状态翻转，而从触发器控制门G3、G4封锁，、S，沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINE

17、ERING10CLK下降沿到来时有效在CLK的一个变化周期中触发器输出端的状态只能改变一次。因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。（2）输出信号过程CLK下降沿到来时，主触发器控制门G7、G8封锁，在CLK=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CLK=0期间，无论S、R的状态如何改变，主触发器的状态不变，沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING主从SR触发器的特性表CLK不允许1*1*1 1 01 1 1Q*=0置 0000 1 00 1

18、1Q*=1置 1111 0 01 0 1Q*=Q保 持Q01 0 0 0 0 0 1功 能Q*S R Q沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING逻辑符号电路特点R和S不能同时为1。“ ”表示“延迟输出”，CLK高电平有效时,CLK返回0后输出状态才改变。主从SR触发器采用主从从根本上解决了输入信号直接控制输出端的即克服了CLK=1期间问题，触发器输出状态可能多次翻转的问题，具有CLK1期间接收输入信号，CLK下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CLK1期间，输入信号控制结构，沈阳航空航天大学电子信息工程学院SYIAE ELEC

19、TRONIC ENGINEERINGt0CLKt0St0Rt0Qm123456t0t0Qt0QmQ例5.4.1 已知主从SR触发器的输入信号波形如图示，试画出Q 和Q端的电压波形。设触发器的初始状态为Q=0。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING 若J=0、K=1，则CLK=1时主触发器清0，待CLK=0后 从触发器随之清0，即 。2、主从JK触发器工作原理 若J=1、K=0，则CLK=1时主触发器置1，待CLK=0后 从触发器随之置1，即 。JK沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING工作原理

20、若J=K=0，则门G7、G8被封锁，触发器保持原状态不变，即 。 若J=K=1，则CLK下降沿到达后触发器将翻转为与初态相反的状态，即 。JK11100101沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERINGCLK特性表时序图CLK Q*=Q 翻转101 1 01 1 1Q*=0置 0000 1 00 1 1Q*=1置 1111 0 01 0 1Q*=Q保 持Q01 0 0 0 0 0 1功 能Q*J K Q沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING电路特点逻辑符号主从JK触发器采用主从控制结构，从根本上解决了

21、输入信号直接控制的问题，具有CLK1期间接收输入信号，CLK下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING具有多输入端的主从JK触发器沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING二、动作特点（1）触发器的翻转分两步：在CLK=1期间主触发器接收输入端（S、R或J、K）的信号，被置成相应的状态，而从触发器不动；CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q端的状态改变发生在CLK的下降沿。（2）因为主触发器是一个同步SR触发

22、器，所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。注意：在CLK=1期间输入信号发生过变化后，CLK下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK=1期间里输入信号的变化过程才能确定触发器的状态。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERINGJK一旦翻转就不能回到原来的状态。 对于主从JK触发器，在CLK=1的全部时间主触发器都可以接受输入信号。而且由于Q、Q端接到了输入门上，所以在Q=0时主触发器只能接受置1输入信号，在Q=1时主触发器只能接受置0输入信号。结果是在CLK=1期间主触发器只能翻转一次

23、，01101010011110沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING但在主从SR触发器中，由于没有Q、Q端接到输入端的反馈线，所以CLK=1期间S、R状态多次改变时，主触发器状态也会随着多次翻转。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING沿到达时触发器的状态。使用主从结构触发器时必须注意：只有在CLK=1的全部时间里输入状态始终未变的条件下，用CLK下降沿到达时输入的状态决定触发器的次态才正确。否则，必须考虑CLK=1期间输入状态的全部变化过程，才能确定CLK下降沈阳航空航天大学电子信息工程学院SY

24、IAE ELECTRONIC ENGINEERING例5.4.2 已知主从JK触发器的输入信号波形如图示，试画出Q和Q端的电压波形。设触发器的初始状态为Q=0。CLKQ沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING例5.4.3 已知主从JK触发器的输入信号波形如图示，试画出Q和Q端的电压波形。设触发器的初始状态为Q=0。CLKQ沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING集成主从JK触发器低电平有效低电平有效CLK下降沿触发沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERIN

25、G5.5 边沿触发器的电路结构与动作特点 为提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK信号下降沿(或上升沿)到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器及利用二极管进行电平配置的边沿触发器等。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING一、用两个电平触发触发器组成的边沿触发器1DC11DC1CLK1CLK2FF1Q1FF2Q2CLKDQQ01=D0保持101保持=D 输出端Q被置成与CLK上升沿到达时瞬间D端相同

26、的状态，而与以前和以后D端的状态无关。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING工作原理 当CLK=0时，C=0，C=1，TG1导通，TG2截止，Q1=D。但主触发器未形成反馈连接，不能自行保持， Q1随D变化。CLKD001导通截止DD截止导通 同时，TG3截止，TG4导通，所以从触发器保持原状态不变，它与主触发器之间的联系被TG3所切断。二、利用CMOS传输门的边沿触发器沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERINGCLKD110截止导通DD导通截止 当CLK的上升沿到达时(C跳变为1，C跳变为0)，T

27、G1截止，TG2导通，由于门G1的输入电容存储效应， G1输入端的电压不会立刻消失，于是Q在TG1切断前的状态被保存下来。 同时， TG3导通， TG4截止，所以主触发器的状态通过TG3和G3送到输出端，使Q*=D(CLK上升沿到达时D的状态)D沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING动作特点 输出端状态的转换发生在CLK的上升沿，而且触发器保存下来的状态仅取决于CLK上升沿到达时的输入状态。 所以称作上升沿触发的边沿触发器，也称作D触发器。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERINGCMOS边沿D触发

28、器的特性表Q001101010011Q*QDCLK沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING带异步置位、复位端的CMOS边沿触发器沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING边沿触发器的共同特点： 触发器的次态仅取决于CLK信号的上升沿或下降沿到达时输入的逻辑状态，而在这之前或之后，输入信号的变化对触发器的状态没有影响。 提高触发器的抗干扰能力，也提高了电路的工作可靠性。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING例5.5.1 上升沿触发的CMOS 边沿D触发器

29、电路中，若D端和CLK的电压波形如图示，试画出Q端的电压波形。设触发器的初始状态为Q=0。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING逻辑符号沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CLK上升沿触发沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING边沿JK触发器的逻辑符号沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING集成边沿JK触发器74LS112为CLK

30、下降沿触发。CC4027为CLK上升沿触发，且其异步输入端RD和SD为高电平有效。注意沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING5.6 触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能分类 由于每一种触发器电路的信号输入方式不同，触发器的次态随输入信号翻转的规则不同，所以它们的逻辑功能也不同。按照逻辑功能的不同特点，将时钟控制的触发器分为：SR触发器、JK触发器、T触发器和D触发器等。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING一、SR触发器不允许不定不定1 1 01 1 1Q*=0置 0000

31、1 00 1 1Q*=1置 1111 0 01 0 1Q*=Q保 持010 0 00 0 1功 能Q*S R Q 凡在时钟信号作用下逻辑功能符合下表所规定的触发器称作SR触发器。如同步SR触发器、主从结构SR触发器、维持阻塞结构的SR触发器。 SR触发器的特性表沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING化简得：称为SR触发器的特性方程。01S=1R=0S=0R=1S=R=0S=0R=SR触发器的状态转换图沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING二、JK触发器凡在时钟信号作用下逻辑功能符合下表所规定的触

32、发器称作JK触发器。如主从结构JK触发器、利用传输延迟时间的JK边沿触发器。 JK触发器的特性表101 1 01 1 1Q*=0置 0000 1 00 1 1Q*=1置 1111 0 01 0 1Q*=Q 保 持01 0 0 0 0 0 1功 能Q*J K Q Q*=Q沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING化简得：称为JK触发器的特性方程。01J=1K=J=K=1J=K=0J=0K=JK触发器的状态转换图沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING三、T触发器 当控制信号T=1时每来一个CLK信号它的

33、状态就翻转一次；而当T=0时，CLK信号到达后它的状态保持不变。 T触发器的特性表Q*=Q 保 持0110 0 0 0 1 1 0 1 1功 能Q*T Q Q*=Q 只要将JK触发器的两个输入端连在一起作为T端，即可构成T触发器。沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING01T=1T=1T=0T=0T触发器的状态转换图C1Q QCLKT1N 将T触发器的控制端接到固定的高电平(即T1),则特征方程为即每次CLK信号作用后触发器必然翻转成与初态相反的状态。称为T触发器。T触发器的特性方程:沈阳航空航天大学电子信息工程学院SYIAE ELECTRONIC ENGINEERING四、D触发器 凡在时钟信号作用下逻辑功能符合下表所规定的触发器称作D触发器。如D型锁存器、利用CMOS传输门