EDA第1章概述课件

1、EDA技术及其应用潘松 赵敏笑第1页，共63页。学习内容和学习重点：第1章 概 述 第2章 Quartus设计向导第3章 宏功能模块应用第4章 应用VHDL设计数字系统第5章 VHDL设计技术深入第2页，共63页。EDA 技术及其应用第 1 章 概 述第3页，共63页。1.1 EDA技术 1、什么是EDA技术？ EDA(Electronic Design Automation )技术是现代电子技术的核心，它利用功能强大的计算机，在EDA工具软件平台上，以硬件描述语言( HDL)为系统逻辑描述手段完成的设计文件，自动地完成逻辑化简、逻辑分割、结构综合（布局布线）以及逻辑优化和仿真测试等功能，最后

2、实现既定的电子系统功能。第4页，共63页。CAD ： Computer Aided DesignCAE ： Computer Aided EngineeringPCB： Printed Circuit Board，印制电路版EDA： Electronic Design AutomationASIC： Application Specific Integrated Circuits， 专用集成电路FPGA： Field Programmable Gate ArrayCPLD： Complex Programmable Logic Device VHDL(VHSIC):(Very High Spe

3、ed Integrated Circuit) Hardware Description Language英文名词解释：第5页，共63页。IP： Intellectual Property 知识产权、著作权SOC： SYSTEM ON A CHIPSOPC：SYSTEM ON A PROGAMMABLE CHIPCSOC：CONFIGURABLE SYSTEM ON A CHIP英文名词解释：第6页，共63页。 2、EDA技术软件设计平台是什么？ 按照可编程逻辑器件公司来分类的：Xilinx公司：FOUNDATION和ISE；ALTERA公司：MAX+PLUSII和QUARTUS II ；LAT

4、TICE公司： isp 。第7页，共63页。集成的CPLD/FPGA开发工具 第8页，共63页。 特点：非EDA技术及相关器件也能实现，无法体现EDA技术的优势。 主要包括原数字电路中的设计项目，如：简单译码器、简单计数器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球游戏、数字钟表、普通频率计等纯逻辑行为实现方面的电路设计，时钟频率较低。 1)逻辑行为的实现3、EDA技术的应用第9页，共63页。 特点：必须使用EDA技术才能实现，能体现EDA技术的优势，是电子设计竞赛题目最有可能出题的范围。 如：高速信号发生器（含高速D/A输出）、PWM、FSK/PSK、A/D采样控制器、数字频率合成

5、、数字PLL、FIFO、RS232通信、VGA显示控制电路、逻辑分析仪、存储示波器、虚拟仪表、图像采样处理和显示、机电实时控制系统、FPGA与单片机综合控制等电路的设计。 2)控制与信号传输功能的实现第10页，共63页。 特点：使用硬件方式取代由传统CPU完成的许多算法功能，实现高速性能。 如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、DDS、编码译码和压缩、调制解调器、以太网交换机、高频端DSP（现代DSP）、基于FPGA的嵌入式系统、SOPC/SOC系统、实时图象处理、大信息流加解密算法实现等电路的设计，嵌入式ARM、含CPU软核Nios的软硬件联合设计。时钟频率

6、较高。 3)算法的实现第11页，共63页。 1. 2、EDA应用对象EDA技术ASIC设计FPGA/CPLD可编程ASIC 设计半定制或全定制ASIC设计混合ASIC设计 EDA技术最终实现目标是ASIC(专用集成电路)，通过三种途径来完成：1、EDA技术的实现目标第12页，共63页。1)超大规模可编程逻辑器件 称为可编程ASIC（主要指FPGA/CPLD）特点是直接面向用户。2)半定制或全定制ASIC(特点是不面向用户) 半定制：门阵列ASIC和标准单元ASIC 全定制：设计者对电路设计有完全的控制权3)混合ASIC 既具有可编程ASIC，又有CPU、RAM、ROM、PLL等可调用的硬件标准

7、单元模块，特点是面向用户。第13页，共63页。SOC： SYSTEM ON A CHIPSOPC： SYSTEM ON A PROGAMMABLE CHIP SOPCNIOSEthernetInterfaceARMUARTRAM/ROM FIFOUSB PCIDSP BlocksPLLsSDRAM CONTROLVGAPS2Multiply UnitJPEG CPL FIR，IIR，FFT第14页，共63页。 EDA技术在进入21世纪以前，主要表现在以下几个方面：20世纪70年代CMOS工艺已得到广泛的应用,可编程逻辑技术与器件问世。 计算机辅助设计（CAD）阶段：主要包括IC版图编辑、PCB

8、布局布线。20世纪80年代集成电路设计进入了CMOS(互补场效应管)时代。 计算机辅助工程（CAE）阶段：主要包括原理图输入、逻辑仿真、电路分析和PCB布局布线等。2、EDA技术的发展过程第15页，共63页。20世纪90年代为电子设计自动化（EDA）阶段复杂可编程逻辑器件进入商业应用。 随着VHDL语言标准化，计算机辅助工程、计算机辅助设计、计算机辅助分析得到更广泛的应用。第16页，共63页。 在进入21世纪后， EDA技术得到了更大的发展，突出表现在以下几个方面：电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；在仿真和设计两方面支持标准硬件描述语言，功能强大的EDA软件不断推出;

9、电子技术全方位纳入EDA领域；EDA使得电子领域各学科的界限更加模糊，更加互为包容；第17页，共63页。更大规模的FPGA和CPLD器件的不断推出；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟；系统级、行为验证级硬件描述语言的出现使复杂电子系统设计趋于高效与简单。第18页，共63页。1.3 硬件描述语言VHDL 硬件描述语言HDL是EDA技术的重要组成部分，常见的HDL有以下几种： VHDL、Verilog HDL、System Verilog和System C。 V

10、HDL和Verilog HDL是作为电子设计主流的硬件描述语言。 第19页，共63页。VHDL的发展： VHDL于1983年由美国国防部（DOD）发起创建，由IEEE发展，并于1987年作为“IEEE标准1076”发布。 1993年IEEE对VHDL进行修订，从更高层次和系统描述能力上扩展了VHDL的内容，公布了IEEE1076-1993新标准。第20页，共63页。 VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。 用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功

11、能的与工艺有关的因素花费过多的时间和精力。VHDL的特点：第21页，共63页。1.4 基于HDL的自顶向下的设计方法Top-down设计Top-down的设计须经过“设计验证修改设计再验证”的过程，不断反复，直到结果能够实现所要求的功能，并在速度、功耗、价格和可靠性方面实现较为合理的平衡。 第22页，共63页。 传统电子系统设计流程根据方案和系统指标选购硬件，并设计电路板，即实现硬件系统自底向上的设计流程方案论证，与算法确定软件设计与调试SOFTWEAR DEBUGERRING硬件系统测试与调试系统设计完成，或系统中的某一模块设计完成Bottom-up设计第23页，共63页。1.5 EDA技术

12、的优势1、手工设计方法复杂电路的设计、调试十分困难；无法进行硬件系统仿真，若某一过程存在错误，查找和修改十分不便；设计过程中产生大量文档，不易管理；对于IC设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差；只有在设计出样机或生产出芯片后才能进行实测。第24页，共63页。2、 EDA技术设计方法计算机模拟验证，缩短设计周期；各类库的支持；极大地简化设计文档的管理；最具现代电子设计技术特征的功能是日益强大的逻辑设计仿真测试技术；设计者拥有完全的自主权，再无受制于人之虞；良好的可移植与可测试性，为系统开发提供了可靠的保证；能将所有设计环节纳入统一的自顶向下的设计方案中；系统板设计结束后仍

13、可利用计算机对硬件系统进行完整的测试。第25页，共63页。原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置4、OTP器件编程 功能仿真 1.6 EDA设计的流程应用FPGA/CPLD的EDA开发流程:第26页，共63页。设计输入(原理图HDL文本编辑)1. 图形输入 图形输入 原理图输入 状态图输入 波形图输入第27页，共63页。2. HDL文本输入 该方式与传统的计算机软件语言编辑输入基本一致，将使用了某

14、种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。第28页，共63页。 VHDL综合1) 从自然语言转换到VHDL语言算法表示，即自然语言综合； 综合的定义： 将电路的高级语言(行为及功能层次表达的电子系统)转换为低层次的可与FPGA/CPLD的基本结构相映射的网表文件与程序,综合之后生成一种或多种格式的网表文件: EDIF、VHDL或Verilog。2)从算法表示转换到寄存器传输级(Register Transport Level，RTL)，即

15、从行为域到结构域的综合，即行为综合；第29页，共63页。4) 从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA变成具有专门功能的电路器件。3) RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；第30页，共63页。C、ASM.程序CPU指令/数据代码：010010 100010 1100软件程序编译器 COMPILER编译器和综合功能比较VHDL/VERILOG.程序 硬件描述语言 综合器 SYNTHESIZER为ASIC设计提供的 电路网表文件（a）软件

16、语言设计目标流程（b）硬件语言设计目标流程第31页，共63页。适 配 适配器也称为结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，并产生最终的可下载文件。 第32页，共63页。仿真（Simulation） 功能仿真（Function Simulation）时序仿真（Timing Simulation）仿真是对所设计电路的功能的验证第33页，共63页。编程下载（Program） 把适配后生成的编程文件装入到PLD器件中的过程，或称为下载。 通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程（Program），将基于SRAM工艺结构的PLD器件的下载称为配置（C

17、onfigure）。第34页，共63页。硬件测试 最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。第35页，共63页。1.7 常用EDA工具 本节主要介绍当今广泛使用的以开发FPGA和CPLD为主的EDA工具。 EDA工具大致可以分为如下5个模块：设计输入编辑器仿真器HDL综合器适配器(或布局布线器)下载器第36页，共63页。设计输入编辑器第37页，共63页。逻辑综合工具（Synthesis Tools） 第38页，共63页。仿真器 按处理的硬件描述语言类型分，HDL仿真器可分为：(1) VHDL仿真器。(

18、2) Verilog仿真器。(3) Mixed HDL仿真器(混合HDL仿真器，同时处理Verilog与 VHDL)。 (4) 其他HDL仿真器。第39页，共63页。仿真工具（simulation tools）第40页，共63页。适配器(布局布线器)下载器(编程器) 适配器的任务是完成目标系统在器件上的布局布线。适配即结构综合，通常由可编程逻辑器件的厂商提供专门针对器件开发的软件来完成。这些软件可以单独或嵌入在厂商的针对自己产品的集成EDA开发环境中存在。第41页，共63页。 EPLD - Erasable Programmable Logic DeviceCPLD - Complex Pro

19、grammable Logic DeviceFPGA - Field Programmable Gate Array1.8 PLD 第42页，共63页。1、可编程逻辑器件的分类 1）按集成度集成度划分： 低集成度芯片 高集成度芯片2）按可编程逻辑器件划分： 乘积项结构器件 查找表结构器件第43页，共63页。1、可编程逻辑器件的分类 3）按编程工艺划分： 熔丝(Fuse)型器件 反熔丝(Anti-fuse)型器件 EPROM型 EEPROM型 SRAM型 Flash型第44页，共63页。2、PROM可编程原理 第45页，共63页。图1-2 PLD的互补缓冲器 图1-3 PLD的互补输入 图1-4

20、 PLD中与阵列表示 第46页，共63页。图1-5 PLD中或阵列的表示 图1-6 阵列线连接表示 第47页，共63页。图1-7 PROM表达的PLD阵列图 第48页，共63页。图1-8 用PROM完成半加器逻辑阵列 第49页，共63页。GAL16V83、 GAL GAL的OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计提供了极大的灵活性。由于具有结构重构和输出端的任何功能均可移到另一输出引脚上的功能，在一定程度上，简化了电路板的布局布线，使系统的可靠性进一步地提高。GAL的出现是复杂PLD的里程碑。第50页，共63页。K

21、X康芯科技1.9 CPLD的结构与工作原理 图1-9 CPLD的基本结构 第51页，共63页。MAX7128S的结构 1逻辑阵列块(LAB) 1个逻辑阵列块(LAB) 由16个宏单元的阵列构成第52页，共63页。2可编程连线阵列(PIA) PIA信号布线到LAB的方式 第53页，共63页。KX康芯科技3I/O控制块 EPM7128S器件的I/O控制块 第54页，共63页。1.10 FPGA的结构与工作原理 1、 查找表逻辑结构 图1-13 FPGA查找表单元 图1-14 FPGA查找表单元内部结构 第55页，共63页。KX康芯科技图1-15 Cyclone LE结构图 第56页，共63页。1.

22、11 FPGA/CPLD产品概述 1、 Lattice公司CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2000E/2000VL/200VE系列 ispLSI 8000/8000V系列 ispLSI5000V系列 2. ispMACH4000系列 3. Lattice EC & ECP系列 IspMACH 4000Z、ispMACH 4000V 、 ispMACH 4000Z 第57页，共63页。2、 Xilinx公司的FPGA和CPLD器件系列 2. Spartan& Spartan-3 & Spartan 3E器件系列 5. Xilinx的IP核 1. Virtex-4系列FPGA Virtex-4 LX Virtex-4 SX Virtex-4 FX 3. XC9500 & XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 第58页，共63页。3、 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA