模拟电子三态锁存器

1、74HC573八进制 3反转透明锁存器74HC573高性能硅门 CMOS 器件SL74HC573 跟 LS/AL573 的管脚一样。器件的输入是和标准 CMOS 输出兼容的；加上拉电阻，他们能和 LS/ALSTTL 输出兼容。当锁存使能端为高时，这些器件的锁存对于数据是透明的（也就是说输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。输出能直接接到 CMOS，NMOS 和 TTL 接口上操作电压范围：2.0V6.0V低输入电流：1.0uACMOS 器件的高噪声抵抗特性管腿安排：功能表：X=不用关心 Z高阻抗输入输出输出使能锁存使能DQL LH HH LH LLLX不变HXXZ

2、74HC573最大值范围：*最大值范围是指超过这个值，将损害器件。操作最好在下面的操作条件下。额定功率的下降PDIP：10mW/ ，65125SOIC：7 mW/ ，65125操作条件：这个器件带有保护电路，以免被高的静态电压或电场损坏。然而，对于高阻抗电路，必须要采取预防以免工作在任何高于最大值范围的条件下工作。VIN 和 VOUT应该被约束在 GND（VIN 或 VOUT）VCC。不用的输入管腿必须连接总是连接到一个适合的逻辑电压电平（也就是 GND或者 VCC）。不用的输出管腿必须悬空。DC 电子特性（电压是以 GND 为参考）：符号参数测试条件VCC V条件限制255585125VIH

3、最小高VOUT=0.1V 或者 VCC-2.01.51.51.5V符号参数最小最大VCCDC 供电电压（参考 GND）2.06.0VVIN,VOUTDC 输入电压，输出电压（参考 GND）0VCCVTA所有封装的操作温度-55+125tr，tf输入上升和下降时间 VCC=2.0VVCC=4.5V VCC=6.0V0001000500400ns符号参数值VCCDC 供电电压（参考 GND）-0.5+7.0VVINDC 输入电压（参考 GND）-1.5VCC+1.5VVOUTDC 输出电压（参考 GND）-0.5VCC+0.5VIIN每一个 PIN 的 DC 输入电流20mAIOUT每一个 PIN

4、 的 DC 输出电流35mAICCDC 供电电流，VCC 和 GND 之间75mAPD在自然环境下，PDIP 和 SOIC 封装下的功耗750500mWTstg温度-65+150TL引线温度，10 秒（PDIP，SOIC）26074HC573AC 电子特性（CL=50，输入 tr=tf=6.0ns）：符号参数VCC V条件限制单位255585125tPLH， tPHL输入 D 到 Q，最大延迟（图 1和 5）2.04.56.0150302619038332254538nstPLH， tPHL锁存使能到 Q 的最大延迟（图2 和图 5）2.04.56.0160322720040342404841

5、nstPLZ， tPHZ输出使能到 Q 的最大延迟（图3 和图 6）2.04.56.0150302619048332254538ns电平输入电压0.1V，|IOUT|20uA4.56.03.154.23.154.23.154.2VIL最大低电压输入电压VOUT=0.1V 或者 VCC- 0.1V，|IOUT|20uA2.04.56.00.51.351.80.51.351.80.51.351.8VVOH最大高电平输出电压VIN=VIH 或者 VIL，|IOUT|20uA2.04.56.01.94.45.91.94.45.91.94.45.9VVIN=VIH 或者 VIL，|IOUT|6.0mA|

6、IOUT|7.8mA4.56.03.985.483.845.343.75.2VOL最大低电平输出电压VIN=VIH 或者 VIL，|IOUT|20uA2.04.56.00.10.10.10.10.10.10.10.10.1VVIN=VIH 或者 VIL，|IOUT|6.0mA|IOUT|7.8mA4.56.00.260.260.330.330.40.4IIN最大输入漏电流VIN=VCC 或者 GND6.00.10.10.1uAIOZ最大三态漏电流高阻抗态下的输出 VIN=VIH 或者 VIL， VOUT=VCC 或者 GND6.00.55.010uAICC最大静态供电电流VIN=VCC 或者

7、GND IOUT0uA6.04.04.04.0uA74HC573时序要求（CL=50，输入）：符号参数VCC V限制条件单位255585125tSU输入 D 到锁存使能最小建立时间（图 4）2.04.56.050109651311751513nsth锁存使能到输入 D 最小保持时间（图 4）2.04.56.0555555555nstW锁存使能的最小脉宽（图 2）2.04.56.075152219nstr ，tf最大输入上升沿和下降沿时序（图 1）2.04.56.0100050040010005004001000500400nstPZH， tPZL输出使能到 Q 最大延迟（图 3和图 6）2.04.56.0150302619048332254538nstTLH， tTHL任何输出的最大输出延迟（图1 和图 5）2.04.56.06012107515139018