第19-20讲 基本和集成逻辑门

1、第19-20讲 门电路(Logic circuit) 教学内容：2.1基本逻辑门2.2 集成逻辑门第19-20讲 门电路(Logic circuit)教学重点：. TTL和CMOS反相器的结构和传输特性.OC门门三态门传输门及双向模拟开关.不同逻辑门多余端的处理方法.门电路： 用以实现基本逻辑运算和复合逻辑运算的单元电路。.常用门电路：与门、或门、非门、 或非门、与非门、与或非门、异或门。5V2V0V0.8VVHVL.高电平、低电平标准低电平0.4V标准高电平3.2V4.高低电平获取方法开 / 关+5V直接获取高电平：VIH+5V直接获取低电平：VILVIHVIL.基本逻辑门.二极管与门.二极

2、管或门.三极管非门VAVBVY0V0V0V3V3V0V3V3VABY0000101001110.7V0.7V0.7V3.7V2.1.1 二极管与门逻辑真值表：逻辑符号：VAVBVY0V0V0V3V3V0V3V3VABY0000111011110V2.3V2.3V2.3V2.1.2 二极管或门逻辑真值表：逻辑符号：设 uA= 3V，T饱和导通+12V+3VDRcT12VRBRkAYuY=0.3VuY= 0.3V，Y= 0， D截止2.1.3 三极管非门 设 uA= 0V， T截止 ，D导通 A1YY = A+12V+3VDRcT12VRBRkAYuY=3.3VuY= 3.3V ，Y= 1当A为低

3、电平时， 输出端为高电平。当A为高电平时， 输出端为低电平。2.1.3 三极管非门二极管与门和或门电路的缺点：（1）在多个门串接使用时，低电平将偏离标准数值。0V5V0.7V5V1.4V解决办法：将二极管与门（或门）电路和三极管非门电路组合起来。（2）负载能力差2.1.4 DTL与非门电路（1）当A、B、C全接为高电平5V时： 二极管D1D3截止，D4、D5，T饱和导通， VL=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时： 则VP1V，从而使D4、D5和T都截止， VL=VCC=5V，即输出高电平。2. 集成门电路集成电路：把二极管、三极管、电阻和连线都制作 在一块

4、半导体基片上构成具有一定功能的电路。集成电路分类： 为线性集成电路、数字集成电路、混合集成电路。数字集成电路可分为：SSI、MSI、LSI、VLSI。 SSI从功能可分为门电路、触发器 门电路从集成工艺可分为双极型、MOS型 双极型工艺可分为TTL、HTL、ECL、I2L MOS型工艺可分为NMOS、PMOS、CMOS.集成逻辑门2.2.1逻辑门2.2.2逻辑门2.2.3 集成逻辑门多余端的处理方法.TTL反相器输入级中间级输出级（1）结构原理T1R1+Vcc 设 uA= 0.3V 则 VB1= 0.3+0.7= 1V T2 、T5 截 止 T3、 T4导 通+5VAT1R1R2T2T4T5R

5、3R4uo (Y)拉电流VB1=1Vuo=3.6Vuo= 5 ube3 ube4 uR2（小） = 5 0.7 0.7 = 3.6V Y= 1.TTL 反相器设 uA=3.6V VB1升高，足以使T2 ,T5导通，uo=0.3V，Y=0 且VB1=2.1V，T1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3导通，T4截止。+5VAT1R1R2T2T4T5R3R4uo (Y)灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V.TTL 反相器输出高电平：VOH=3.4V输出低电平：VOL=0.2V阈值电压： VTH=1.4V（2）TTL反相器的电压传输特性V

6、THAB段： UI0.6伏，截止区；BC段：0.6伏UI1.3伏，线性区；CD段： UI1.4伏，转折区；DE段： UI1.4伏，饱和区。）输出高电平电压VOH 在正逻辑体制中代表逻辑“1”的输出电压。 VOH的理论值为3.4V， 产品规定 VOH（min）=2.4V。2）输出低电平电压VOL正逻辑体制中代表逻辑“0”的输出电压。 VOL的理论值为0.3V， 产品规定 VOL（max）=0.4V。相关参数：3）关门电平电压VOFF 当输出电压下降到VOH（min）时对应的输入电压。 即输入低电压的最大值。 产品规定 VIL（max）=0.8V。）开门电平电压VON当输出电压下降到VOL（max

7、）时对应的输入电压。即输入高电平的最小值。 产品规定 VIH（min）=2V。Vth常被形象化地称为门槛电压。Vth的值为1.3V1.V。5）阈值电压Vth 电压传输特性的过渡区所对应的输入电压， 是决定输出高、低电压的分界线。 近似地：VthVOFFVON 即 ViVth，与非门关门，输出高电平； ViVth，与非门开门，输出低电平。 高电平噪声容限VNH 低电平噪声容限VNLVNLVOFF -VOL（max） 0.8V-0.4V0.4V VNHVOH（min）-VON 2.4V-2.0V0.4VVoVIVoH(min)VIH(min)VoL(max)VIL(max)VNHVNL6）噪声容限

8、：（3）TTL反相器的静态输入和输出特性1）输入伏安特性1IiIi=f(Vi)输入短路电流: IIL =1mA输入漏电流： IIH =40A+ViVi(V)Ii(mA)11.40拉电流灌电流）输出特性Vo=f(IL)输出为高电平：带拉电流负载输出为低电平：带灌电流负载1+VoHIL(max)IL(mA)Vo(V)3.60IL(mA)Vo(V)01+VoLVH(min) IL IL3）输入负载特性 Vi=f（Ri）+Vi_1Ri输入端短路接地相当于接低电平输入端电阻小于0.7K时相当于接低电平输入端电阻大于1.5K时相当于接高电平输入端悬空时相当于接高电平1.4Ri(K)Vi(V)0VB1 2.

9、1VVE1 1.4V（4）TTL非门的传输延迟时间tpd导通延迟时间tPHL 从输入波形上升沿中点到输出波形 下降沿的中点所经历的时间。截止延迟时间tPLH 从输入波形下降沿的中点到输出波形 上升沿的中点所经历的时间。一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。与非门的传输延迟时间：tPHLtPLH.其他逻辑功能的TTL门TTL门电路常见的类型有：与门、或门、与非门、或非门、与或非门、异或门等；TTL门电路输入端、端出端的电路结构形式与反相器基本相同；反相器的特性同样适用所有的TTL门电路*TTL与非门T1R1+Vcc 设 uA= 0.3V 则 VB1= 0.3+0.7= 1V

10、T2 、T5 截 止 T3、 T4导 通+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y)拉电流VB1=1Vuo=3.6V*TTL与非门uo= 5 ube3 ube4 uR2（小） = 5 0.7 0.7 = 3.6V Y= 1设 uA=uB=uC=3.6V VB1升高，足以使T2 ,T5导通，uo=0.3V，Y=0 且VB1=2.1V，T1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3导通，T4截止。+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y)灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V*TTL与非门*TTL与非

11、门举例74007400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。将普通门的集电极开路集电极开路门（ OC门）OC门主要有以下几方面的应用：（2）实现电平转换（3）用做驱动器 （1）实现线与逻辑功能10V例如驱动发光二极管电路（1）当输出高电平时， RP不能太大。 RP为最大值时要保证输出电压为VOH（min），由OC门进行线与时，外接上拉电阻RP的选择：得：得：（2）当输出低电平时， RP不能太小。RP为最小值时要保证输出电压为VOL（max），由所以： RP（min）RPRP（max）EN=0时， 二极管D导通，输出端开路（高阻状态）+5VABT1R1R2T2

12、T3T4T5R3R5R4YDEN VB1=1VVB3=1V三态输出门EN=1时，二极管D截止， Y=AB三态输出门当EN=1时，G输出为0，T4、T3都截止。这时输出端呈现高阻，称为高阻态，或禁止态。当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。使能端低电平有效使能端高电平有效三态门在计算机总线结构中有着广泛的应用。（b）组成双向总线，实现信号的分时双向传送。三态门的应用举例：（a）组成单向总线，实现信号的分时单向传送.574LS系列为低功耗肖特基系列。674AS系列为先进肖特基系列。774ALS系列为先进低功耗肖特基系列。174系列TTL集成电路的早期

13、产品，属中速TTL器件。274L系列为低功耗TTL系列，又称LTTL系列。374H系列为高速TTL系列。474S系列为肖特基TTL系列，进一步提高了速度。*TTL集成逻辑门电路系列简介低功耗肖特基系列1. N沟道增强型绝缘栅场效应管SiO2结构示意图P型硅衬底源极S栅极G漏极D 衬底引线BN+N+DBSG符号2. CMOS集成门电路SiO2结构示意图P型硅衬底耗尽层衬底引线BN+N+SGDUDSID = 0 D与S之间是两个PN结反向串联，无论D与S之间加什么极性的电压，漏极电流均接近于零。(1) UGS =01. N沟道增强型绝缘栅场效应管(2) 0 UGS UGS(th)P型硅衬底N+BS

14、GD。UDS耗尽层IDN型导电沟道N+N+UGS1. N沟道增强型绝缘栅场效应管增强型 NMOS 管的特性曲线 4321051015UGS =5V6V4V3V2V饱和区击穿区可变电阻区ID /mAUDS =10V0123246UGS / VUGs(th)输出特性转移特性 UDS / VID /mA1. N沟道增强型绝缘栅场效应管截止区（无导电沟道）： UGS 0可变阻区（导电沟道畅通）： UGS UGS(th) UGD UGS(th)恒流区（导电沟道夹断）： UGS UGS(th) UGD UGS(th)2. P沟道增强型绝缘栅场效应管截止区（无导电沟道）： |UGS | | UGS(th)

15、| UDS | UGS(th) | | UGD | | UGS(th) |恒流区（导电沟道夹断）： | UGS | | UGS(th) | | UGD | | UGS(th) |.CMOS非门CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。（1）逻辑关系：设VDD（VTN+|VTP|）且VTN = |VTP| ）（2）当Vi=VDD时：TN导通，TP截止，输出VO0V。（1）当Vi=0V时：TN截止，TP导通。输出VOVDD。1）当Vi2V：TN截止，TP导通，输出VoVDD=10V。2）当2VVi5V：TN工作在饱和区，TP工作在可变电阻区。 3）当Vi=5V：两管都工

16、作在饱和区， Vo=（VDD/2）=5V。4）当5VVi8V： TP工作在饱和区，TN工作在可变电阻区。5）当Vi8V： TP截止，TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2（2）电压传输特性：（设: VDD=10V， VTN=|VTP|=2V）（3）工作速度由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。VDD导通截止0VVDD0V截止导通当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。CMOS三态门当EN=0时，TP2和TN2

17、同时导通，为正常的非门，输出:（1）当C接高电平VDD若Vi在0VVDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。（2）当C接低电平0VVi在0VVDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。CMOS传输门（设两管的开启电压VTN=|VTP|）6CMOS双向模拟开关（1）当C接高电平VDD若Vi在0VVDD的范围变化，将输入传到输出，即Vo=Vi。（2）当C接低电平0VVi在0VVDD的范围变化时，输出呈高阻状态，相当于开关断开。1CMOS逻辑门电路的系列（1）基本的CMOS4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容

18、的高速CMOSHCT系列。 CMOS逻辑门电路的系列及主要参数（1）VOH（min）=0.9VDD VOL（max）=0.01VDD 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。（2）阈值电压Vth约为VDD/2 （3）CMOS非门的关门电平为0.45VDD，开门电平为0.55VDD因此，其高、低电平噪声容限均达0.45VDD（4）CMOS电路的功耗很小，一般小于1 mW/门（5）CMOS电路有极高的输入阻抗，故其扇出系数可达502CMOS逻辑门电路主要参数的特点与有用的输入端并联使用.多余输入端的处理 前级驱动能力允许时也可以与有用的输入端并联使用。（1）对于与非门及与门，多余输入端应接高电平（2）对于或非门及或门，多余输入端应接低电平直接接电源正端，或通过上拉电阻接电源正端；直接接地.多余输入端的处理（3）CMOS 门接电阻时的情况 本章小结1最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。2目前普遍使用的数字集成电路主要有两大类：一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称M