第一部分 EDA技术概述

1、第一部分 EDA技术概述1.1EDA技术及其发展1.2EDA技术实现目标1.3EDA的发展趋势1.1 EDA技术及其发展 在计算机技术的推动下，20世纪末，电子技术获得了飞速的发展，而电子技术发展的根基是微电子技术的进步，它表现在大规模集成电路加工技术，即半导体工艺技术的发展上。表征半导体工艺水平的线宽已经达到60nm以下，并还在不断地缩小，在硅片单位面积上集成了更多的晶体管，集成电路设计在不断地向超大规模、极低功耗和超高速的方向发展；专用集成电路ASIC的成本不断降低，在功能上，现代的集成电路已能实现SOC的功能。随着集成技术的不断发展和集成度的提高，集成电路芯片的设计工作越来越复杂，因而急

2、需在设计方法和设计工具方面有大的变革。回顾30多年来集成电路设计自动化的发展进程，大致可分为3个阶段：优点：使设计人员摆脱了繁复、易出错误的手工画图、机械刻红膜的做法，大大提高了效率，因而得到了迅速的推广。缺点：逻辑图输入、逻辑模拟、电路模拟等工作与该系统的版图设计与版图验证是分别进行的，人们需要对两者的结果进行多次的比较和修改才能得到正确的设计，有时甚至在投片后才发现设计错误，需要返工修改，代价昂贵。computer-aided design 1. 20世纪70年代的第一代设计自动化系统，称为CAD系统。优点：集逻辑图输入、逻辑模拟、电路模拟、版图设计与版图验证等工具于一体，构成了较完整的设

3、计系统，保证了投片流水的一次成功率。缺点：在一致性检查和后模拟设计最后阶段，一旦发现错误还需要修改版图或修改电路，仍需付出相当的代价。computer-aided engineering 2. 20世纪80年代的第二代设计自动化系统，称为CAE系统。芯片的复杂度越来越高，单靠原理图输入不堪承受，HDL应运而生。优点：引入了HDL和行为综合、逻辑综合工具，采用较高的抽象层次开始设计，并按层次化方法进行管理，可大大提高处理复杂设计的能力；综合优化工具的使用使芯片的面积、速度、功耗等都能获得优化，大幅缩短了设计所需的时间。Electronic Design Automatic3. 20世纪90年代的

4、第三代设计自动化系统，称为EDA系统。具体来说，现代EDA技术具有以下一些特点：1）高层综合和优化 为了能更好地支持自顶向下的设计方法，现代的EDA工具能够在系统级进行综合和优化，这样就缩短了设计的周期，提高了设计效率。2）采用硬件描述语言进行设计 采用硬件描述语言进行电路与系统的描述是当前EDA技术的另一个特征。与传统的原理图设计方法相比，HDL语言更适合描述规模大的数字系统，它能够使设计者在比较抽象的层次上对所设计系统的结构和逻辑功能进行描述。 采用HDL语言设计的突出优点是：语言的公开可利用性；设计与工艺的无关性；宽范围的描述能力；便于组织大规模系统的设计；便于设计的复用、交流、保存和修

5、改等。目前最常用的硬件描述语言有VHDL和Verilog HDL,它们都已经成为IEEE标准。3）开放性和标准化 现代EDA工具普遍采用标准化和开放性框架结构，任何一个EDA系统只要建立了一个符合标准的开放式框架结构，就可以接纳其它厂商的EDA工具一起进行设计工作。这样就可以实现各种EDA工具间的优化组合，并集成在一个易于管理的统一环境之下，实现资源共享。 不同的EDA开发工具可以组合使用，共享设计数据，相互间有良好的接口，有效提高了设计者的工作效率和设计灵活性，为用户提供了方便。1.2 EDA技术实现目标最终目标：专用集成电路ASIC的设计和实现ASIC作为最终的物理平台，集中容纳了用户通过

6、EDA技术将电子应用系统的既定功能和技术指标具体实现的硬件实体。ASIC：具有专门用途和特定功能的独立集成电路器 件，可以通过三种途径来完成： 1.超大规模可编程逻辑器件 2.半定制或全定制ASIC 3.混合ASIC1.超大规模可编程逻辑器件FPGA和CPLD是实现这一途径的主流器件。 二者的开发工具、开发流程和使用方法与ASIC有类似之处，因此这类器件通常也被称为可编程专用IC，或可编程ASIC。特点：直接面向用户，极大的灵活性和通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低，上市时间短，技术维护简单，工作可靠性好等。2.半定制或全定制ASIC统称为掩模ASIC或ASIC，不具备上

7、述可编程ASIC的面向用户的灵活多样的可编程性。（1）门阵列ASIC。 门阵列芯片包括预定制的相连的PMOS和NMOS晶体管行。EDA设计时，可以将原理图或HDL模型映射为相应门阵列晶体管配置，创建一个指定金属互连路径文件。从而完成门阵列ASIC开发。（2）标准单元ASIC 目前大部分ASIC是使用库（Library）中的不同大小的标准单元设计的，这类芯片一般称作基于单元的集成电路。库包括不同复杂性的逻辑元件，并包含每个逻辑单元在硅片级的完整布局，使用者只需利用EDA软件工具与逻辑块描述打交道即可，完全不必关心电路布局的细节。设计时，通过EDA软件产生的网表文件将单元布局块“粘贴”到芯片布局之

8、上的单元行上即可。（3）全定制芯片 在全定制芯片中，在针对特定工艺建立的设计规则下，设计者对于电路的设计有完全的控制权，如线的间隔和晶体管大小的确定。3.混合ASIC定义：既具有面向用户的FPGA可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如CPU、RAM、ROM、硬件加法器、乘法器、锁相环等。Xilinx、Atmel和Altera公司已经推出了这方面的器件，如Virtex-4系列和StratixII系列等。是SoC和SoPC的设计实现的便捷途径。EDA技术ASIC设计FPGA/CPLD可编程ASIC设计门阵列（MPGA）标准单元（CBIC）全定制（ASIC）ASIC设

9、计混合ASIC设计数字ASIC1.3 EDA的发展趋势IC设计发展方向：系统集成芯片1）超大规模集成电路的集成度和工艺水平不断提高，深亚微米工艺如：0.13 m、90nm已走向成熟，使芯片上完成系统级的集成成为可能。2）工艺线宽的不断减小，半导体材料上的许多寄生效应不容忽略，对EDA工具提出了更高的要求。3）市场要求降低电子系统的成本、减小系统的体积等，即对集成度提出了更高的要求。设计的速度也非常关键，使EDA工具和IP核应用更广泛。4）高性能的EDA工具为嵌入式系统设计提供了功能强大的开发环境。5）计算机硬件平台性能大幅提高，为复杂的SoC设计提供了物理基础HDL发展方向：目前：只提供行为级

10、或功能级的描述，无法完 成对复杂的系统级的抽象描述。趋势：开发系统级的设计语言。成果：System C、System verilog及系统级 混合仿真工具，可以在同一个开发平台 上完成高级语言与标准HDL语言或其它 更低层次描述模块的混合仿真。ASIC和FPGA将更大程度相互融合。标准逻辑ASIC：优点：芯片尺寸小、功能强大、耗电低，缺点：设计复杂，有批量生产要求；PLD：优点：开发费用低廉、能在现场编程，缺点：体积大、功能有限、功耗较大。互相融合，取长补短。如将PLD嵌入标准单元。课程设计参考书:潘松、黄继业，EDA技术实用教程，科学出版社王钿、卓兴旺，基于Verilog HDL的数字系统应用设计，国防工业出版社夏闻宇， Verilog数字系统设计教程，北京:北京航空航天大学出版社 王金明，数字系统设计与Verilog HD