蓄势待发国产EDA迎黄金时代

1、一、EDA 是电子设计的基石产业1、EDA 覆盖电子系统设计的全环节电子设计自动化（Electronic Design Automation，EDA）技术是指包括电路系统设计、系统仿真、设计综合、PCB版图设计和制版的一整套自动化流程。随着计算机、集成电路和电子设计技术的高速发展，EDA 技术历经计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程设计（CAE）等发展历程，已经成为电子信息产业的支柱产业。图 1：EDA 发展历程资料来源：前瞻产业研究院，EDA 产品线繁多，根据 EDA 工具的应用场景不同，可以将 EDA 工具分

2、为数字设计类、模拟设计类、晶圆制造类、封装类、系统类等五大类，其中系统类又可以细分为 PCB、平板显示设计工具、系统仿真及原型验证和 CPLD/FPGA设计工具等。数字设计类工具主要是面向数字芯片设计的工具，是一系列流程化点工具的集合，包括功能和指标定义、架构设计、RTL 编辑、功能仿真、逻辑综合、静态时序仿真（Static Timing Analysis，STA）、形式验证等工具。模拟设计类工具主要面向模拟芯片的设计工具，包括版图设计与编辑、电路仿真、版图验证、库特征提取、射频设计解决方案等产品线。晶圆制造类工具主要是面向晶圆厂/代工厂的设计工具，该类工具主要是协助晶圆厂开发工艺并且实现器件

3、建模和仿真等功能，同时也是生成 PDK 的重要工具，而 PDK 又是作为晶圆厂和设计厂商的重要桥梁的作用，因此可见 EDA工具和工艺绑定紧密，并且随着摩尔定律的推进需不断升级迭代。晶圆制造类工具包括器件建模、工艺和器件仿真（TCAD）、PDK 开发与验证、计算光刻、掩膜版校准、掩膜版合成和良率分析等。封装类工具主要是面向芯片封装环节的设计、仿真、验证工具，包括封装设计、封装仿真以及 SI/PI（信号完整性/电源完整性）分析。随着芯片先进封装技术发展以及摩尔定律往前推进，封装形式走向高密度、高集成及微小化，因此对于封装的要求和难度有较大提高，目前高性能产品需要先进的集成电路封装，如将多芯片的异质

4、集成封装方式、基于硅片的高密度先进封装（HDAP）、FOWLP、2.5/3DIC、SiP 和 CoWoS 等。在系统类 EDA 领域，EDA 工具可分为 PCB 设计、平板显示设计、系统仿真工具（Emulation）、CPLD/FPGA 等可编程器件上的电子系统设计。EDA 工程的范畴不断扩展到下游电子系统应用，如果没有EDA 技术的支持，想完成先进的电子系统设计机会是不可能的，反过来，生产制造技术的不断进步又必将会对 EDA 技术提出新的要求。EDA 工具种类细分环节数字设计类前端设计功能和指标定义架构设计 RTL 编辑 功能仿真逻辑综合静态时序仿真STA形式验证后端设计可测试性设计DFT布

5、局规划 Floorplan时钟树综合 CTS布局布线Place & Route SignoffECO版图验证后仿真模拟设计类版图设计与编辑电路仿真 版图验证库特征提取射频解决方案晶圆制造类器件建模工艺与器件仿真（TCAD）PDK 开发与验证计算光刻掩膜版校准掩膜版合成良率分析封装类封装设计SI/PI 分析封装仿真系统类PCB编辑器版图 布线SI/PI 仿真EMC/EMI 仿真平板显示系统仿真及原型验证CPLD/FPGA 设计工具表 1：EDA 工具分类一览表资料来源：整理在系统类EDA 中，印刷电路板（PCB）主要用作电子系统的载体，工程师通常将集成电路元器件焊接在 PCB 上完成整个电子系统

6、的搭建、控制、通信等功能。目前主流的 PCB 工具有Cadence 的Allegro、Mentor Graphics 的 Xpedition及 Zuken 的 CR 等，国产PCB 厂商有立创 EDA 等。图 2：LED 点阵系统的原理图图 3：LED 点阵系统的 PCB 版图资料来源：EDA 技术与 VHDL 编程，资料来源：EDA 技术与 VHDL 编程，平板显示设计主要应用于面板的研发、生产和制造，国内 EDA 公司华大九天已经具备在平板显示领域全流程的工具，并且基本覆盖国内主要的面板厂商客户。系统仿真工具（Emulation），与传统的仿真工具（Simulation）不同，主要聚焦于系

7、统级别的仿真，广泛应用于加速软硬件联合开发的场景，而传统仿真更多聚焦于单一功能或者局部电路环节的仿真。西门子（ Siemens）曾推出 PAVE360 自动驾驶硅前验证环境（pre-silicon autonomous validation environment），该产品主要意图在于支持和促进创新自动驾驶汽车平台的研发。PAVE360 为下一代汽车芯片的研发提供了一个跨汽车生态系统、多供应商协作的综合环境，该系统不仅可以实现汽车硬软件子系统、整车模型、传感器数据融合、交通流量的仿真，甚至还仿真自动驾驶汽车最终在智能城市里面的驾驶。目前 EDA 三大巨头都在布局系统仿真工具，主流产品包括 Sy

8、nopsys 的Zebu、Cadence 的 Palladium 和 Simens EDA 的 Veloce。图 4：平板显示设计版图编辑工具图 5：平板显示设计物理验证工具资料来源：华大九天招股书，资料来源：华大九天招股书，复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）和现场可编程阵列（Field Programmable Gates Array，FPGA）最显著的优势在于开发周期短、投资风险小、产品上市快和硬件升级余地大等。这两类芯片是比较特殊的芯片类型，需要与EDA 工具协同才能工作，一般而言开发CPLD/FPGA 的厂商都需要开发一套

9、成熟的EDA 下载和验证工具来实现对芯片的编程。从 CPLD/FPGA 的简要设计流程可以看出，对工程师而言，其工序相对于传统芯片设计流程有明显减少。目前比较主流的可编程器件的 EDA 集成开发工具主要有 Altera 公司的 MAX+Plus和 Quartus、Xinlinx 公司的 Foundation 和 ISE，Lattice 公司的 ispDesignExpert 和 ispLever，Synopsys 的 Synplify 以及 Cadence 的 Precision。图 6：CPLD/FPGA 的一般设计流程资料来源：整理按照集成电路产业链划分，集成电路 EDA 工具可以分为制造

10、类 EDA 工具、设计类 EDA 工具及封测类 EDA 工具。器件建模及仿真类工具就属于制造类 EDA 工具，晶圆厂（包括晶圆代工厂、IDM 制造部门等）借助器件建模及仿真、良率分析等制造类 EDA 工具来协助其工艺平台开发，工艺平台开发阶段主要由晶圆厂主导完成，在其完成半导体器件和制造工艺的设计后，建立半导体器件的模型并通过 PDK 或建立 IP 和标准单元库等方式提供给集成电路设计企业（包括芯片设计公司、半导体 IP 公司、IDM 设计部门等）。设计类 EDA 工具则是基于晶圆厂或代工厂提供的PDK或 IP 及标准单元库为芯片设计厂商提供设计服务，芯片设计厂商采用设计类 EDA 工具完成芯

11、片的设计。封装类 EDA工具主要是提供封装方案设计及仿真的功能，从而帮助芯片设计企业完成一颗芯片的全生命周期的设计服务。图 7：集成电路领域 EDA 工具资料来源：华大九天，2、EDA 本质上是电子设计方法学和设计流程的载体何谓设计方法学？电子设计涉及到很多除了计算机工程类的 know-how，还涉及很多微电子学、物理学等诸多方法学，并将其集成在EDA 工具中供设计厂商使用，设计方法学主要方向是自动化、程序化、AI 化、最优化。自动化：早期的 IC 设计手工成分比较多，比如手工布局布线等，后来随着晶体管数量越来越多、IC 设计的规模越来越大，手工设计难度越来越高，因此出现了自动化的 EDA 工

12、具进行辅助设计；程序化：IC 设计是一个系统化工程，流程化清晰，因此后续也出现了控制程序化的EDA 工具，主要来掌控整个设计流程串联。AI 化：数字电路的流程化更为明显，并且程序化程度较高，设计优化算法也有固定的范式，因此 EDA 工具中也引入 AI 的概念，利用 AI 算法进一步优化设计流程和范式。复杂的高性能 SoC 设计过程，有无限的设计参数可供探索，例如模块布局，设计尺寸和形状，以及无数的 EDA 自动化工具流程和变量可以尝试，设计探索阶段对最终结果潜在影响巨大，所以设计团队往往在这个阶段投资大量人力和机器资源，花费大部分的总体设计时程，AI 与Machine Learning等技术进

13、展可以大幅加速设计探索的速度，比如Synopsys 的DSO.ai 与设计实现工具内建的Machine Learnig 技术，不但能更快的达到设计目标，还能减少探索过程中需要投资的人力与机器资源。最优化：EDA 工具最终目的是为 IC 设计业者提供最优的设计方案，具有较强竞争力的 PPA（Performance、Power、 Area）的设计结果，因此最优化是 EDA 的终极目的，EDA 的工作原理其实就是在给定约束情况下求解 IC 设计方案的最优解的过程。何谓设计流程？芯片设计过程不是一蹴而就，而是按照一定的工作流程和步骤进行，同时步骤之间又有所关联或者循环优化，寻求最优解。图 8：EDA

14、是电子设计方法学和设计流程的载体资料来源：整理3、数字设计 EDA 的核心环节是逻辑综合和布局布线数字芯片设计多采用自顶向下设计方式，可以分为五大步骤：1）系统的行为级设计，确定芯片的功能、性能指标（包括芯片面积、成本等），2）结构设计，根据芯片的特点，将其划分为多个接口清晰、功能相对独立的子模块，3）逻辑设计，采用规则结构来实现，或者利用已验证的逻辑单元，4）电路级设计，得到可靠的电路图，5）将电路图转换为物理版图。图 9：数字芯片设计流程资料来源：EDA for IC implementation and Circuit Design and Process Technology，具体而言

15、：1、系统功能描述：确定芯片规格并做好总体设计方案，是最高层次的抽象描述，包括系统功能、性能、物理尺寸、设计模式、制造工艺等，功能设计主要是为了确定系统功能的实现方案，通常是给出系统的时序图及各子模块之间的数据流图，该部分工作主要是客户向芯片设计厂商（Fabless，无晶圆设计公司）提出的设计要求。2、逻辑设计：将系统功能结构化，通常是以 RTL（寄存器传输级）代码（VHDL、Verilog、System Verilog 等硬件描述语句）、原理图、逻辑图等表示设计结果，完成相关设计规范的代码编写，并保证代码的可综合、可读性，同时还需要考虑相关模块的复用性。3、逻辑综合：将逻辑设计中的电路表达语

16、句转换为电路实现，使用芯片制造商提供的标准电路单元加上时间约束（Timing Constraints）等条件，尽可能少的元件和连线完成从 RTL 电路描述映射到综合库单元，得到一个在面积和时序上满足需求的门级网表。逻辑综合步骤是芯片前端设计中的核心环节，关系到整个芯片的PPA 水平。4、物理设计/布局布线：在逻辑综合后，基本是只有逻辑和时序约束的设计结果，而物理设计/布局布线则是让电路设计更贴近真实状况，即加入物理约束（Physical Constraints），从而使得电路成为一个真实能够在芯片制造商能够生产的芯片。综合后的网表和时序约束文件导入该环节工具中，进行布局布线，利用相关提取软件进

17、行寄生参数提取，并重新反馈到物理实现的布局布线软件中，再次进行时序计算和重新优化，直到满足时序和功耗要求为止。5、后仿真/物理验证：布局布线出来的结果是经过多层次的优化后的电路，为了保证该电路与最开始系统功能描述的电路功能一致，就需要进行后仿真/设计验证，主要包括设计规则检查（DRC）、电路版图对照检查（LVS）、电气规则检查（ERC）、寄生参数提取等。图 10：一般数字芯片设计的具体流程资料来源：整理验证工作贯穿整个设计过程。从芯片设计角度看，以物理实现为分界，芯片设计可以划分为前端（逻辑设计）与后端（物理设计），其实现过程中将不断对设计进行优化，优化可能改变逻辑描述方式和结构，存在引入错误

18、的风险，所以验证贯穿整个设计过程，在每个环节都反复确保逻辑优化过程不改变功能、时序满足目标需求、物理规则无违规等等，因此产生大量的验证流程和工作，更涉及多方共同协作。前端设计主要考虑逻辑和功能层面，后端设计主要目的是物理参数约束的优化。简单而言，前端设计更多的是逻辑/功能层面的实现，实现方式是以基础的逻辑单元进行连接设计，以实现系统需要的逻辑功能，前端设计一般没有过多考虑物理参数的约束，比如电路间走线的长度带来的延时等因素，仅仅考虑了单元器件的电气物理参数。而后端设计则是重点加入了物理约束，比如某些特定电路模块的摆放位置，以及电路间连线的物理参数也会被考量在软件优化中，因此后端设计后的电路更接

19、近于满足需求的实际电路。后仿真物理验证时序/功耗分析寄生提取逻辑一致性检测E C O布线时钟树综合 CT S单元布局测试性设计（ DF T）硬件加速形式验证静态仿真逻辑综合设计输入功能仿真R T L编辑功能定义及架构设计SignOff后端设计前端设计数字EDA全流程图 11：数字芯片 EDA 全流程各环节资料来源：整理图 12：芯片设计流程及电路结构变化图资料来源：整理表 2：数字芯片设计主流EDA 工具设计流程具体步骤SynopsysCadenceMentor华大九天RTL/门级仿真VCSXceliumModelsim数字前端逻辑综合Design CompilerGenusOasys-RTL

20、逻辑/形式验证FormalityConformalQuesta时序分析 STAPrimeTimeTempus VelocityXtime DFTTestMAX DFTModus DFTTessent数字后端全定制 P&RIC CompilerInnovusAprisa物理验证IC ValidatorPegasusCalibre时序验证PrimeTimeTempus物理验证IC ValidatorPegasusCalibreQualib功耗分析寄生参数提取PrimePowerStarRCVoltusQuantusPowerProXtopTCADOPC/LithoTCAD SentaurusPro

21、teusCalibreCalibre工艺制造模型/PDK库特征化LiberateKronosLiberalDFM/DFY(良率分析）Yield ExplorerCalibreSignoff资料来源：整理4、模拟设计 EDA 的自动化程度低于数字设计，模拟设计更依赖经验模拟电路是指用来对模拟信号进行传输、变换、处理、放大、测量和显示等工作的电路，主要包括放大电路、信号运算和处理电路、振荡电路、调制和解调电路及电源电路等。模拟电路的设计流程与数字电路大体流程类似，但是所采用的EDA 工具有差异。1、系统定义：根据设计要求，模拟电路设计工程师需要对电路系统及子系统做出相应的功能定义，并确定面积、功耗

22、等相关性能的参数范围。2、电路设计：电路结构的选择是电路设计的重要环节。模拟电路工程师根据设计要求选择合适的基础元器件，形成一定的组合，设计出符合需求的电路结构。这点与数字电路有差异，数字电路的电路设计采用的是硬件描述语句，具有一定的“编程”属性，工程师只需要熟悉语言规则通过语句的方式来搭建电路，但是模拟电路则需要工程自行手工选择所需的电路结构和元器件，并且决定其参数。这在一定程度上增加了模拟电路设计的难度，限制了模拟电路的发展速度。3、电路仿真：模拟电路设计的重要环节，是模拟工程师判断模拟电路是否达到设计要求的重要依据，根据仿真结果，工程师可以不断对电路进行修改和调整，直到仿真结果满足设定指

23、标要求。因此，模拟电路设计中，仿真工具是非常重要的，仿真效率和运算收敛时间是衡量仿真工具的重要指标。4、版图设计：电路结构确定后，模拟工程师需要把该电路结构设计成为可制造的版图，电路结构已经确定了模拟电路元件的各项参数，设计工程师对设计的模拟电路继续进行物理性描述，转换成为图形格式，以便后续制造环节。5、物理验证：类似于数字芯片的物理验证，需要对设计的模拟电路进行设计规则检查（DRC）、版图与电路图的一致性检查（LVS）。6、后仿真：在版图之前的电路设计仿真为前仿真，前仿真都是比较理想的仿真，没有考虑到走线的电阻、电容等寄生参数，将寄生参数加入到版图后的电路仿真更接近真实的芯片的仿真，称之为后

24、仿真。只有后仿真的结果满足设计指标及系统功能要求，模拟电路的设计工作才算完成。模拟电路对寄生参数还是比较敏感的，前仿真满足设计要求，而后仿真很可能难以满足设计要求，那么就要求模拟设计工程师不断调整电路结构和参数，对工程师的经验性要求更强。表 3：模拟芯片设计主流EDA 工具SynopsysCadenceMentor华大九天版图设计和编辑Custom CompilerComposerCustom ICAether SE仿真工具Custom CompilerSpectureCustom ICALPS版图物理实现LakerVirtuosoCustom ICAether SE物理验证AstroDrac

25、ulaCalibreArgus寄生参数提取Star-RCDraculaCalibreRCExplorer后仿真Custom CompilerSpectureCustom ICALPSSign-offStar-RCSpectureCalibrePolas资料来源：整理图 13：模拟芯片设计流程资料来源：整理图 14：模拟 EDA 全流程各环节模拟EDA全流程S P I C E模型晶体管仿真版图绘制物理验证电路仿真寄生提取后仿真资料来源：整理模拟和数字芯片设计流程对比方面，模拟芯片设计的自动化程度低于数字芯片设计。借用数字芯片设计的概念，模拟芯片设计也可以分为前后端，前端设计包括电路图设计及生成，

26、涉及大量的算法、计算以及假设验证等，从自动化程度看，数字芯片在前端设计的自动化程度明显高于模拟芯片，主要是模拟芯片需要工程师手动选型电路拓扑并且选择合适的元器件。后端设计方面，数字电路的后端设计基本实现了全自动化，EDA 工具的性能直接影响到芯片产品的性能，模拟芯片后端设计的自动化程度较低，尤其在布局步骤方面。图 15：模拟与数字芯片设计流程对比资料来源：整理5、平板显示 EDA 是面向面板厂商的细分领域平板显示电路设计主要应用于面板厂商，如三星、LG、华星光电等，面板生产厂商需要采用该类设计工具协助设计和仿真，具体流程如下：1、原理图编辑：原理图编辑工具主要用于对平板显示电路设计的像素单元、

27、控制单元等电路模块进行原理图设计。2、电路仿真：实现平板显示电路的快速电路仿真。3、物理验证：检测平板显示电路设计的DRC/LVS 等验证要求。4、寄生参数提取：提取平板显示电阻电容值，包括像素级电阻电容提取、触控面板电阻电容提取和液晶电容提取等。5、可靠性分析：包括电压降分析、电迁移分析和热分析等，针对平板显示电路设计的版图特点，通过全面板热电分析技术实现对大规模网络的电流和电压快速计算，大幅提升平板显示电路设计可靠性分析的效率。图 16：平板显示设计流程资料来源：华大九天，二、后摩尔时代 EDA 需求更加强劲，国内需求快速成长1、EDA 行业研发投入高，并购整合频发全球 EDA 软件行业属

28、于技术、资金、人才密集型行业。由于研发投产周期长，导致行业人才需求以及资金消耗成为行业发展的关键因素，也体现出 EDA 软件行业的主要特征。EDA 三巨头在过去的 30 多年里，经过了超过 200 次数的并购，形成了现如今行业内的寡头垄断地位，其中 Synopsys 的并购次数更是高达 80 次。图 17：全球 EDA 行业主要特征资料来源：智研咨询，EDA 行业是技术密集型行业，领先技术的来源主要有两个：一是企业内部自主研发，二是兼并收购其它公司或组织的先进技术。纵观全球EDA 龙头企业的发展史，这两方面几乎伴随着EDA 企业成长的每一个时段。EDA 是一门高研发投入的生意，研发费用的大额投

29、入才有机会带来创新的新技术，更是企业的竞争活力源泉。从2011-2020 年来看，Synopsys 和Cadence 两大巨头的研发费用逐年攀升，研发费用占营业收入的比例更是常年高于30%，Cadence 的研发费用占比更是达到了约 40%，高额的研发投入保障了 EDA 的技术进步，更是 EDA 龙头保持持续市场竞争力的关键。图 18：2011-2020 年 Synopsys 研发费用及占营收比例图 19：2011-2020 年 Cadence 研发费用及占营收比例研发费用（百万美元）研发/营收（%）研发费用（百万美元）研发/营收（%）14001200100080060040020002011

30、 2012 2013 2014 2015 2016 2017 2018 2019 202050%45%40%35%30%25%20%15%10%5%0%1200100080060040020002011 2012 2013 2014 2015 2016 2017 2018 2019 202050%45%40%35%30%25%20%15%10%5%0%资料来源：Wind，资料来源：Wind，图 20：Synopsys 和 Cadence 毛利率情况图 21：Synopsys 和 Cadence 净利率情况SynopsysCadenceSynopsysCadence90%88%86%84%82%

31、80%78%76%74%72%70%68%2011 2012 2013 2014 2015 2016 2017 2018 2019 202045%40%35%30%25%20%15%10%5%0%2011 2012 2013 2014 2015 2016 2017 2018 2019 2020资料来源：Wind，资料来源：Wind，寡头垄断格局的形成并非偶然，兼并收购促使三巨头业务不断集中。Synopsys、Cadence 和Mentor Graphics 均创立于上世纪 80 年代，三家公司通过不断地兼并收购其它公司，不断完善自己的业务和产品线，同时扩大了业务规模。其中具有重要意义的收购是

32、Synopsys 于 2002 年收购了与 Cadence 结构专利诉讼的 Avanti 公司，直接衔接了Synopsys 的前端和后端业务，使得 Synopsys 成为 EDA 历史上第一个可以提供顶级前后端完整 IC 设计方案的领先 EDA 工具供应商，至此 Synopsys 坐稳全球第二的位置，经过几年的不断发展，Synopsys 在 2008 年成功登顶全球 EDA 霸主至今。表 4：Synopsys 并购史时间事项1990 年收购 Zycad 公司的 VHDL 仿真业务，并推出测试综合产品。1995 年收购 Silicon Architecture，参与了下一代门阵列技术（基于单元阵

33、列）的开发。1997 年收购深亚微米分析的 Epic Design Technology 和开发高级仿真产品的 Viewlogic Systems。 1998 年收购 Systems Science，Synopsys 在逻辑综合、模拟和测试三个技术领域确立自己的领先地位。 2002 年收购 Avanti，Synopsys 成为第一家可提供前后端完整 IC 设计方案的供应商。时间事项2004 年收购 Integrated Systems Engineering AG，致力于 TCAD 技术。2005 年收购 HPL Technologies，致力于大圆片硅设计分析性以及良率增强与提高。2006

34、年收购 Virtio，进一步增强在 ESL 方面的设计工具实力。收购 Sigema-C，致力于光学仿真。2008 年兼并 FPGA 实现和调试领域领导者 Synplicity。2009 年受过 MIPS 公司的模块业务 Chipidea，模拟 IP。2010 年收购 ORA 公司，加强半导体制造方面光学技术的最新突破。2012 年收购当时全球第四大 EDA 工具商 Magma，其创始人对于复杂时序约束有着精确的认知。2012 年收购思源科技 SpringSoft，以完善纠错与全定制技术组合。2018 年完成对非易失性内存 IP 供应商 Kilopass 的收购控股，扩大 DesignWare

35、IP 组合。2018 年收购 ASoC 芯片商 Avnera。2019 年收购 DINI Group，DINI Group 在基于 FPGA 的电路板和解决方案处于领先地位。2019 年收购 QTronic GmbH，其企业为汽车软件和系统开发仿真、测试工具和相关服务的领先企业。2020 年收购 Qualtera，为半导体测试和生产提供优秀大数据分析的厂商。2020 年收购 Tinfoil Security，扩展 SynopsysDAST 应用，并添加 API 安全测试功能。2020 年收购 INVECAS 部分 IP 资产，扩大了 Synopsys 的 DesignWare逻辑库、嵌入式存储

36、器、通用 I/O、模拟和接口 IP 产品组合。2020 年收购 MorethanIP，使得 DesignWare以太网控制器 IP 产品组合将得到进一步扩充。资料来源：公司官网，表 5：Cadence 并购史时间事项1989 年收购 Tangent Systems，并推出时序驱动 ASIC 布局和布线工具。1990 年收购 Gateway Design Automation，将 Verilog 语言引入公开应用领域。1994 年收购 Comdisco Systems 和 Redwood Design Automation，普及了业内首批系统级设计技术。1997 年收购 Acquired Coo

37、rper&Chyan Technology 公司，提供印刷电路板和集成电路的自动布局布线工具。1998 年收购 Quickturn，成功立足仿真硬件和软件市场，后来逐渐演变成今天的 Palladium 产品。1999 年收购 OrCAD，收获 EDA 行业 PCB 板设计软件及服务的最大客户群。收购了 Quickturn 公司，从而进入了硬件仿真领域。2001 年收购 Silicon Perspective，为下一代布局布线做好了技术储备。 2002 年收购 Simplex，补足了寄生参数提取和分析的能力。收购 IBM 硬件仿真业务。2003 年收购 Verplex System，提供形式验证

38、产品。2004 年收购 Neolinear Technology，提供快速模拟电路仿真软件。2005 年收购了 Verity 公司，这家公司开创了一种可约束的随机验证方法学。2007 年收购 Invarium，光学处理。收购 Clearshape，致力于可制造型设计技术。2008 年收购 Chipshape，致力于集成电路设计计划以及可重用知识模块的管理等业务。2010 年收购 Denali Software，获得其注明的存储 IP 和 VIP2012 年收购 Sigrity，致力于高速印刷电路板和集成电路的封装分析。 2013 年收购 Tensilica，Tensilica 当时是可重构处理

39、器 IP 的领头羊。收购了 Cosmic Circuits、Evatronix，以及 Transwitch 等公司的 IP 业务。2014 年收购形式验证领域的市场领袖Japer Design Automation 和高阶综合工具供应商Forte Design Systems。 2017 年收购 Nusemi Inc，专注在超高速 SerDes 通信 IP。2019 年收购 National Instruments AWR 软件，期望能够在其现有的模拟和 RF 设计工具与 AWR 产品组合之间提供更好的集成。2020 年收购 NUMECA，其 CFD 解决方案将拓宽 Cadence 现有系统分

40、析产品线。2020 年收购 Integrand，继续加速 5G RF 通信领域创新。2020 年收购 Pointwise，将支持 Cadence 智能系统设计（Intelligent System Design）战略，进一步拓展现有的系统分析领域产品组合。资料来源：公司官网，表 6：Mentor Graphics 并购史时间事项1983 年收购了 California Automaated Design 公司，CAD 软件领先服务商。1988 年收购了 Tektronix 公司的 CASE 部门重要资产，其为全球性的测试测量和监测设备供应商之一。1990 年收购了 Silicon Compil

41、er Systems，CAD 软件领先服务商。1995 年收购 Exemplar Logic 和 3Soft，EDA 综合软件工具提供商。1996 年收购 Interconnectix 和 Interconnectix，推出第一个符号时序工具。 1998 年收购 OPC Techhnology，OPC 技术领先，快速建立可靠光学模型。2000 年收购 Descon Information System 和 Harness Software Group，前者在检验检测领域处于领先地位，后者在 CAD 软件的开发有明显的业务优势。2002 年收购 Accelearted Technology、IK

42、OS Systems、Innoveda，Accelearted 为大型数据、网络、安全服务商，IKOS 致力于验证复杂电子系统设计的开发，Innoveda 为领先的仿真工具服务商；布局仿真领域。2004 年收购 0-indesign Automation，供全面的集成验证技术，包括仿真，形式验证，仿真和硬件-软件协同验证。2005 年收购 Vocano Communication Technologies，汽车网络的测试和验证工具供应商，扩大公司可用于汽车电气和电子系统设计的工具组合。2006 年收购 Summit Design，ESL 设计工具处于领先地位，加强在 ESL 领域解决方案。20

43、07 年收购 Siera Design，高性能布局布线解决方案领先，集成设计到制造解决方案。2008 年收购 Ponte Solutions 和 Flormerics，Ponte 提供基于模型的制造设计（DFM）解决方案，Folrmerics 为 PCB及 EFD 解决方案领先者。2009 年收购 Embedded Alley 和 LogicVision，Embedded Alley 为 Android 和 Linux 开发系统的创新领导者，logicvision 为内置自测技术的领先供应商，用于测试 SoC 设计；提供嵌入式设备，集成产品工具和服务。2010 年收购 Valor 和 Code

44、Sourcery，Valor 为世界领先的印刷电路板（PCB）设计制造（DFM）软件供应，CodeSourcery 提供高级系统开发服务；巩固 PCB 领域头号地位，提高嵌入式解决方案价值。2014 年收购 BDA，主要业务在于模拟集成电路仿真，纳米电路验证领域领导者，为模拟/混合信号（AMS）验证提供自动化技术。2016 年Mentor Graphics 被德国西门子收购。2016 年收购 CD-adapco，其是计算流体动力学(CFD)模拟领域的领导者。2017 年收购 TASS，为 ADAS 和自动驾驶系统的前期验证提供一个独特的全面集成解决方案。2018 年收购 Lightwork D

45、esign，为客户提供一流的数据可视化、高端渲染和虚拟现实功能。 2018 年收购 Austemper Design Systems，加强汽车集成电路(IC)设计和验证技术。2020 年收购 Avatar，通过开创性的布局布线软件增强了现有集成电路设计产品。2020 年收购 UltraSoC，将智能监测、网络安全和功能安全能力集成到芯片系统(SoC)的核心硬件中，扩展了 Xcelerator产品组合2021 年收购 OneSpin，扩大了西门子 IC 验证产品组合。2021 年收购 Fractal，将西门子的机器学习驱动 EDA 功能扩展到 IP 验证领域。资料来源：公司官网，注：2016 年

46、后为 Simens EDA 相关并购史。2、集成电路产业链的重要支点，全球 EDA 市场规模稳健成长EDA 是集成电路产业链的支点，具有重要杠杆效应。全球电子产品和半导体市场呈倒金字塔分布，顶层是数万亿美元体量的全球电子信息市场以及数十万亿美元的数字经济市场，而底层的支点则是 70 亿美元的 EDA 产业。EDA 工具能够帮助设计人员在复杂的 IC 设计环节中降低设计难度，减少设计偏差，提高流片的成功率。EDA 产值虽小，但其决定了整个产业的效率以及产品的质量，具有巨大的杠杆效应。一旦 EDA 产业受到冲击，整个集成电路产业的稳定性将会受到巨大影响。图 22：EDA 支撑数万亿的电子信息产业资

47、料来源：华大九天招股说明书，EDA 软件的收费模式大多为“定期授权”模式，该收费模式有利于平滑行业内各厂商的营收情况，减轻下游行业波动影响。EDA 软件通常会因半导体制程的精进、设计工艺的升级而做出相应的软件更新，每次更新后，下游 IC 设计厂商都需要对新版本进行重新购买以获得权限，授权的有效时长约在 3 年左右。相比于按下游芯片产量收费的“版税”模式，“定期授权”模式能够平滑 EDA 厂商的收入情况，使整个 EDA 行业保持平稳增长。根据 IC Insights 数据，2016-2020年全球 IC 市场整体CAGR 为 8.1%，2017 年储存器市场供不应求，DRAM 与 NAND Fl

48、ash 需求大幅增长，导致该年 IC 市场增速达 24.9%；2019 年，DRAM 和NAND Flash 销售额下滑，拖累全球半导体市场下滑 15.0%。相比之下， EDA 市场增速保持稳定，根据 ESDA 数据，2016-2020 年，全球 EDA 市场增速保持在 4.3%-9.5%之间，CAGR 为 7.8%。图 23：EDA 与 IC 行业市场增速对比EDA市场全球增速（%）IC市场全球增速（%）30%2016201720182019202025%20%15%10%5%0%-5%-10%-15%-20%资料来源：ESDA，IC Insight，由于下游 IC 设计的复杂性提升，全球

49、EDA 市场发展逐渐提速，亚太地区增速明显。EDA 可以大大缩短产品的研发周期，并极大提高产品性能与性价比。2020 年，随着大规模集成电路、计算机和电子系统设计技术的发展，EDA 软件的需求增长速度明显提升，根据赛迪智库数据，2018-2020 年年，全球EDA 市场规模分别为 62.2、65.3、72.3 亿美元。2019 年、2020 年增速分别为 5.0%、10.7%，增速有明显提升趋势。分地区看，各地区保持稳健增长，亚太地区增速明显。北美地区作为 EDA 软件的主要供给与使用地区，市场规模一直保持高位。2018-2020 年，北美地区 EDA 市场规模分别为 27.4、28.1、29

50、.6 亿美元，同比增速分别为 2.55%、5.34%；而亚太地区受益于下游产业迁移趋势，市场规模整体增速明显，并与 2020 年超过北美地区，成为全球第一大 EDA市场。近三年亚太地区市场规模分别为 24.2、26.1、30.1 亿美元，同比增速分别为 7.85%、16.48%，远高于其他地区增速；欧洲地区近三年市场规模分别为 10.6、11.1、12.3 亿美元，同比增速分别为 4.72%、10.81%。图 24：2018-2020 年全球 EDA 市场规模图 25：2018-2020 全球 EDA 市场规模地区分布（亿美元）市场规模（亿美元）同比增速（%）7472.365.362.2727

51、06866646260585620182019202012%3510%308%25206%154%102%50%0北美亚太欧洲27.424.228.126.129.630.412.310.611.1201820192020资料来源：赛迪智库，华大九天招股说明书，资料来源：赛迪智库，华大九天招股说明书，分细分领域看，EDA 各环节占比基本保持稳定，计算机辅助工程与 IP 核为 EDA 主要的销售部分。ESD Alliance 跟踪了包括计算机辅助工程、IC 物理设计与验证、PCB 与多芯片模块，以及半导体 IP 等细分领域的销售情况。数据显示，2020 年各个季度的销售额结构基本保持稳定，IP

52、核的交易为EDA 产业交易规模最大的一部分，在 20Q4 占据着34.7%的市场份额；其次则是计算机辅助工程，占比为 31.6%；而物理设计与验证、PCB 和 MCM 则分别占据 21.0%、9.7%的市场份额。图 26：EDA 各细分领域销售额分布情况计算机辅助工程物理设计及验证PCB与MCMIP核EDA服务100%90%80%70%60%50%40%30%20%10%0%2020Q12020Q22020Q32020Q4资料来源：ESD Alliance，与国际市场相比，我国 EDA 市场规模较小，但增长迅速。根据赛迪智库数据，2018 年，我国EDA 市场规模为 44.9亿元，而在 202

53、0 年，我国 EDA 迅速增长至 66.2 亿元，CAGR 为 21.42%，高于 7.81%的全球增速。但由于我国 EDA 厂商起步较晚，在产品性能与技术水平方面均不占有，国内市场份额大多为国外厂商所占据。2018年，仅 Synopsys、Cadence、Siemens EDA、Ansys 等多家国外 EDA 巨头便占据了我国 84.6%的市场份额，而到 2020 年，该比值上升至 85.8%头部化趋势依旧明显。图 27：2018-2020 我国 EDA 市场规模及增速图 28：2018-2020 年我国 EDA 市场竞争格局SynopsysCadenceSiemens EDA市场规模（亿元

54、）同比增速（%）70605040302010020182019202024%23%23%22%22%21%21%20%20%19%19%18%100%80%60%40%20%0%AnsysKeysight Eesof其它201820192020资料来源：赛迪智库，华大九天招股说明书，资料来源：赛迪智库，华大九天招股说明书，3、半导体研发是需求驱动力，后摩尔时代 EDA 需求更加强劲摩尔定律的不断推进以及半导体公司的研发投入带动 EDA 需求增长。过去三十年，摩尔定律驱动半导体行业不断往前发展，单位硅片面积能够容纳的晶体管数量指数型上升，芯片设计的复杂度随之提升，因此对 EDA 工具也提出了更高

55、的要求。另外，随着工艺制程节点不断往前推进，芯片设计的成本大幅提升，尤其在 5nm 制程节点之后。另外，从研发投入的角度看，我们发现全球龙头的 EDA 营收及增速与全球领先的半导体公司的研发投入的增长趋势保持较高的相关度。图 29：半导体公司研发费用与 EDA 公司营收增速图 30：半导体公司研发费用与 EDA 公司营收情况18%16%14%12%10%8%6%4%2%0%半导体公司研发费用增速EDA公司营收增速70EDA公司营收（亿美元）6050403020100250350450550650半导体公司研发费用（亿美元）2010201220142016201820202022资料来源：Win

56、d，（样本为全球前十半导体公司）资料来源：Wind，（样本为全球前十半导体公司）图 31：随着工艺节点的不断推进，芯片设计成本快速提升（单位百万美元）早期应用时期主流应用时期成熟应用时期600500400300200100065nm40nm28nm22nm16nm10nm7nm5nm资料来源：IBS，先进工艺节点极大推动 EDA 需求，以全球最大的芯片代工厂台积电为例，2020 Q4 的 5nm 和 7nm 的营业收入已经占到了 49%，其中 20nm 及以下的 FinFET 节点更是占到了 62%，先进工艺节点的营收占比不断提升，EDA 需求随之不断增长。图 32：台积电各工艺节点分季度营收

57、（亿元）100%5nm7nm10nm16/20nm28nm40/45nm65nm90nm0.11/0.13m0.15/0.18m0.25m and above90%80%70%60%50%40%30%20%10%0%18Q419Q119Q219Q319Q420Q120Q220Q320Q421Q1资料来源：彭博，后摩尔时代技术演进驱动EDA 技术应用延伸拓展。后摩尔时代的集成电路技术演进方向主要包括延续摩尔定律（More Moore）、扩展摩尔定律（More than Moore）以及超越摩尔定律（Beyond Moore）三类，主要发展目标涵盖了建立在摩尔定律基础上的生产工艺特征尺寸的进一步微

58、缩、以增加系统集成的多重功能为目标的芯片功能多样化发展，以及通过三维封装（3D Package）、系统级封装（SiP）等方式实现器件功能的融合和产品的多样化。其中，面向延续摩尔定律（More Moore）方向，单芯片的集成规模呈现爆发性增长，为 EDA 工具的设计效率提出了更高的要求。面向扩展摩尔定律（More than Moore）方向，伴随逻辑、模拟、存储等功能被叠加到同一芯片，EDA 工具需具备对复杂功能设计的更强支撑能力。面向超越摩尔定律方向，新工艺、新材料、新器件等的应用要求 EDA 工具的发展在仿真、验证等关键环节实现方法学的创新。图 33：后摩尔时代集成电路技术演进路径资料来源：

59、华大九天招股书，后摩尔时代，芯粒（Chiplet）技术已成为重要的发展方向，芯粒技术将不同工艺节点和不同材质的芯片通过先进的集成技术（如 3D 集成技术）封装集成在一起，形成一个系统芯片，实现了一种新形式的 IP 复用。这一过程需要 EDA 工具提供全面支持，促进EDA 技术应用的延伸拓展。SiP 的发展，促进了 EDA 工具升级迭代需求。SiP 对 EDA 产生的影响首先是适应设计方法的改变。如何简化 SiP 的设计过程将是推动对系统级封装（SiP）芯片技术需求的最关键能力。一个完整的设计流程与工具支持将使得产品开发工作大幅简化，工具对未来技术的扩展性，向下兼容以及数据交换的标准化都是必要的

60、考量点。从系统芯片（SoC）过渡到 SiP 的设计方法，给芯片设计人员和封装设计人员都带来了新的挑战，对硅基板的布局和验证提出了新的挑战，另外，因为小型化紧凑化，除了电性能之外，电与热的交互也需要非常完整的设计能力，包括热感知、电磁干扰设计方法等。因此，随着封装变得越来越复杂，EDA 解决方案空间必须涵盖设计、热学、3D 解决方案和信号完整性，以确保其全部功能良好。SiP EDA 供应商方面，除了海外传统 EDA 巨头有较多布局外，国内厂商芯和半导体也在 SiP 领域提供封装设计的一站式服务。芯和半导体 SiP 解决方案将具有不同功能的芯片在三维空间内进行多种形式的组合安装，混合搭载于同一封装