存储器复杂可编程逻辑器和现场可编程门阵列课件

1、7.1 只读存储器7.2 随机存取存储器7.3 复杂可编程逻辑器件*7.4 现场可编程门阵列*7.5 用EDA技术和可编程器件的设计例题7 存储器、复杂可编程逻辑器和现场可编程门阵列掌握半导体存储器字、位、存储容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型应用。了解存储器的存储单元的组成及工作原理。了解CPLD、FPGA的结构及实现逻辑功能的编程原理。教学基本要求存储器的定义 半导体存储器能存放大量二值信息的半导体器件。 存储器的主要性能指标：取快速度存储时间短存储数据量大存储容量大 存储容量（M)：存储二值信息的总量。 字数：字的总量。字数=2n，（n为存储器外部地址线的线数。）

2、 字长（位数）：表示一个多位二进制码信息称为一个字，字的位数称为字长。M字数位数 地址：为了区别各个不同的字，给每个字赋予一个编 号，称为地址。 访问速度：Mbp存储器 RAM (Random-Access Memory) ROM(Read-Only Memory)RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定ROM可编程ROMPROMEPROME2PROMSRAM(Static RAM)：静态RAMD

3、RAM(Dynamic RAM)：动态RAM存储器的分类7.1 只读存储器7.1.1 ROM的 定义与基本结构7.1.2 两维译码7.1.3 可编程ROM7.1.4 集成电路ROM7.1.5 ROM的读操作与时序图7.1.6 ROM的应用举例 只读存储器，正常工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory)ROM的分类按写入情况划分 固定ROM可编程ROMPROMEPROME2PROM按存储单元中器件划分 二极管ROM三极管ROMMOS管ROM7.1 .1 ROM的 定义与基本结构存储矩阵 地址译码器地址输入7.1.1 ROM的定义与基本结构数据输出控

4、制信号输入输出控制电路地址译码器存储矩阵输出控制电路 ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。1）ROM结构示意图存储矩阵位线字线输出控制电路M=44地址译码器字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0当OE=1时输出为高阻状态000101111101111010001101地 址A1A0D3D2D1D0内 容当OE=0时字线存储矩阵位线字线与位线的交点都是一个存储单元。交点处有MOS管相当存0，无MOS管相当存1。7.1.2 二维译码该存储器的容量=?由MOS 管组成的ROM17.1.3 可编程ROM PROM：由带金属熔丝的二极管组成 若将

5、熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。 故PROM 中的内容只能写一次。 出厂时，内容全为1，利用专用编程工具，将某些熔丝烧断来改写存储内容。字线位线熔断丝 E2PROM：由隧道MOS管组成的，可用电擦出7.1.3 可编程ROM EPROM：由叠栅SIMOS管组成的，芯片外有透明的石英板盖，利用紫外线照射可以擦出全部的内容。 快闪存储器（Flash Memory ）：读出操作与普通ROM相同，但写操作是按照Block进行，先擦出再写入。 闪速存储单元不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。7.1.4 集成电路EPROMAT27C0

6、10， 128K8位ROM Vpp：是数据写入时的编程电压（编程写入时，Vpp=13V）Vcc：是读操作时的工作电压 工作模式A16 A0VPPD7 D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出工 作 模 式7.1.5 ROM的读操作与时序图（2）加入有效的片选信号（3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；（1） 用于存储固定的专用程序：如计算机的BIO

7、S程序 （基本的输入输出系统，现在计算机的BIOS程序一般都是用的E2PROM）（2） 利用ROM可实现查表或码制变换等功能 查表功能 查某个角度的三角函数 （sin、cos等） 把角度作为地址输入，其对应的函数值作为存放在该地址内的数据，这称为 “造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。 码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.6 ROM的应用举例CI3 I2 I1 I0二进制码O3O2O1O0格雷码CI3 I2 I1 I0格雷码O3O2O1O0二进制码00 0 0 00 0 0 010 0 0

8、00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1

9、01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用ROM实现二进制码与格雷码相互转换的电路 C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3 I2 I1 I0(A3A2A1A0) 格雷码O3O2O1O0(D3D2D1D0)二进制码00 0 0 00 0 0 010

10、 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111

11、 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0用ROM实现二进制码与格雷码相互转换的电路 （3） ROM 在波形发生器中的应用ROMD/A计数器CP计数脉冲送示波器34A1A2A0D3D2D1D0D/A010000000000011111

12、11111100000000000000000000001111111111124812963A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo07.2 随机存取存储器（RAM）7.2.1 静态随机存取存储器(SRAM)7.2.2 同步静态随机存取存储器（SSRAM）7.2.4 存储器容量的扩展7.2.3 动态随机存取存储器7.2 随机存取存储器（RAM）7.2.1 静态随机存取存储器(SRAM)1 SRAM 的基本结构CE OE WE =100高阻CE OE WE =00X

13、输入CE OE WE =010输出CE OE WE =011输出呈高阻状态SRAM 的工作模式 工作模式 CE WE OE I /O0 I /Om-1 保持(微功耗) 1 X X 高阻 读 0 1 0 数据输出 写 0 0 X 数据输入 输出无效 0 1 1 高阻 2. RAM存储单元 静态SRAM(Static RAM)双稳态存储单元电路列存储单元公用的门控制管，与读写控制电路相接Yi 1时导通本单元门控制管:控制触发器与位线的接通。Xi =1时导通来自列地址译码器的输出来自行地址译码器的输出2. RAM存储单元 静态SRAM(Static RAM)T5、T6导通T7 、T8均导通Xi =1

14、Yj =1触发器的输出与数据线接通，该单元通过数据线读取数据。触发器与位线接通静态RAM特点是：只要不断电，数据就永久保存3. SRAM的读写操作及时序图读操作时序图3. SRAM的写操作及时序图写操作时序图7.2.2 同步静态随机存取存储器（SSRAM）SSRAM是一种高速RAM。与SRAM不同, SSRAM的读写操作是在时钟脉冲节拍控制下完成的。寄存地址线上的地址寄存要写入的数据ADV=0:普通模式读写ADV=1:丛发模式读写 =0:写操作 =1:读操作 寄存各种使能控制信号，生成最终的内部读写控制信号；2位二进制计数器, 处理A1A0ADV=0:普通模式读写片选无效=0:写操作WE=1:

15、读操作WE普通模式读写模式:在每个时钟有效沿锁存输入信号,在一个时钟周期内,由内部电路完成数据的读(写)操作。读A1地址单元数据I/O输出A1数据;开始读A2数据I/O输出A2数据;开始读A3 数据I/O输出A6数据;开始读A7数据开始读A4地址单元数据I/O输入A5数据;开始写A6数据I/O输出A4数据;开始写A5数据,读A2地址单元数据丛发模式读A2+1中的数据丛发模式读A2+2中的数据丛发模式读A2+3中的数据丛发模式重新读A2中的数据 ADV=1:丛发模式读写丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出读A1地址单元数据丛发模式读A1+1中的数据丛发模

16、式读A1+2中的数据在由SSRAM构成的计算机系统中，由于在时钟有效沿到来时，地址、数据、控制等信号被锁存到SSRAM内部的寄存器中，因此读写过程的延时等待均在时钟作用下，由SSRAM内部控制完成。此时，系统中的微处理器在读写SSRAM的同时，可以处理其他任务，从而提高了整个系统的工作速度。 SSRAM的使用特点：两种特殊类型的SRAM 1、动态存储单元及基本操作原理 T 存储单元写操作:X=1 =0T导通，电容器C与位线B连通 输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元 如果DI为1，则向电容器充电，C存1;反之电容器放电,C存0 。 - 刷新R行选线X读/写输出缓冲器/灵敏放大器

17、刷新缓冲器输入缓冲器位线B7.2.3 动态随机存取存储器读操作:X=1 =1T导通，电容器C与位线B连通 输出缓冲器/灵敏放大器被选通，C中存储的数据通过位线和缓冲器输出 T / 刷新R行选线X输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。2、DRAM的操作时序7.2.4 存储器容量的扩展 位扩展可以利用芯片的并联方式实现。CEA11A0WED0 D1 D2 D3WECEA0A114K4位I/O0 I/O1 I/O2 I/O3D12 D13 D14 D15CEA0A114K4位

18、I/O0 I/O1 I/O2 I/O3WE1. 字长（位数）的扩展-用4K4位的芯片组成4K16位的存储系统。7.2.4 RAM存储容量的扩展2. 字数的扩展用用8K8位的芯片组成32K8位的存储系统。RAM1D0D7A0A12CE1芯片数=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系统地址线数=15系统:A0 A14 A13 A14?2000H2001H2002H3FFFH 4000H400H4002H5FFFH 6000H6001H6002H7FFFH 0000H0001H0002H1FFFH芯片:A0 A12 32K8位存储器系统的

19、地址分配表各RAM芯片译码器有效输出端扩展的地址输入端A14 A138K8位RAM芯片地址输入端A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0对应的十六进制地址码0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 10000H0001H0002H1FFFH0 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1

20、 01 1 1 1 1 1 1 1 1 1 1 1 12000H2001H2002H3FFFH 1 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 14000H400H4002H5FFFH Y0Y1Y2Y31 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 16000H6001H6002H7

21、FFFH 字数的扩展可以利用外加译码器控制存储器芯片的片选输入端来实现。 7.3 复杂可编程逻辑器件(CPLD)7.3.1 CPLD的结构7.3.2 CPLD编程简介PLD的结构、表示方法及分类与门阵列或门阵列乘积项和项PLD主体输入电路输入信号互补输入输出电路输出函数反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。1、PLD的基本结构与门阵列或门阵列乘积项和项互补输入2、PLD的逻辑符号表示方法(1) 连接的方式(2)基本门电路的表示方式F1=ABC与门或门ABCDF1 AB C& L AB C1L DF1=A+B+C+D三态输出缓冲器输出恒等于0的与门输

22、出为1的与门输入缓冲器(2)基本门电路的表示方式3、PLD的分类PROMPLAPALGAL低密度可编程逻辑器件（LDPLD）EPLDCPLDFPGA高密度可编程逻辑器件（HDPLD）可编程逻辑器件（PLD） 按集成密度划分为 按结构特点划分 基于与或阵列结构的器件阵列型 PROM,EEPROM PAL,GAL(简单PLD) CPLD复杂可编程器件 基于门阵列结构的器件单元型 FPGA现场可编程门阵列PLD中的三种与、或阵列与阵列、或阵列均可编程(PLA)与阵列固定，或阵列可编程(PROM)与阵列可编程，或阵列固定(PAL和GAL等)按阵列型中的与、或阵列是否编程分将其细分为三种按编程工艺分类

23、熔丝或反熔丝编程器件Actel公司的FPGA器件体积小、集成度高、速度高、易加密、抗干扰、耐高温只能一次编程，在设计初期阶段不灵活 Actel推出用Flash编程保存数据的FPGA SRAM大多数公司的FPGA可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM大多数CPLD器件可反复编程不用每次上电重新下载，但相对速度慢，功耗大大的PLD生产厂家复杂可编程逻辑器件(CPLD) 与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件;7.3.1 CPLD的结构更多乘积项、更多宏单元、更多的输入信号。7.3.1 CPLD的结构通用的CPLD器件逻辑块的结构 内部可编程连线区 n 宏单元1 宏单元2 宏单元3 可编程乘积项阵列 乘积项分配 宏单元m 内部可编