《CPLD和FPGA设计实验》课程教学大纲

1、CPLD和FPGA设计实验CPLD/FPGA Experiment一、课程基本情况 课程总学时：48实验总学时：16学 分：3开课学期：第5学期课程性质：选修对应理论课程：CPLD/FPGA设计适用专业：电路与系统教材：巴西沃尔尼A. 佩德罗尼（Volnei A. Pedroni） 著，VHDL数字电路设计教程，电子工业出版社，2013年开课单位：电子与信息工程学院电子科学与技术系二、实验课程的教学目标和任务本实验课程的教学目标是通过设计、验证、综合类型的系列实验环节，使学生掌握并熟练使用硬件描述语言和有关集成开发环境进行CPLD/FPGA系统开发的技能，包括CPLD/FPGA设计基本流程、层

2、次化设计方法、有限状态机设计方法、IP核的使用以及Nios II处理器核的使用，培养学生分析问题和解决问题的能力，为以后进行CPLD/FPGA系统开发以及ASIC芯片研究设计打下良好的基础。 三、课程的内容和要求序号项目名称所需学时内 容 提 要项目要求实验类型必开选开实验一四选一多路选择器的设计与仿真2用顺序语句和并行语句两种描述方式完成四选一多路选择器的设计与仿真；必开验证实验二原理图输入设计方法与混合输入设计方法2通过一位全加器的设计与仿真学习原理图输入设计方法与混合输入设计方法；必开验证实验三加减法计数器设计2在FPGA开发板上设计并实现加减法计数的功能；必开设计实验四有限状态机数据检

3、测模块设计2应用状态机设计并实现数据检测；选开创新实验五有限状态机ADC采集模块设计2应用状态机实现ADC的驱动模块并实现数据采集；选开设计实验六倍频器设计2通过调用锁相环IP核实现系统时钟的倍频；必开设计实验七分频器设计2实现系统时钟的任意分频；必开设计实验八数码管显示驱动设计2设计数码管驱动模块，实现数码管的动态扫描显示；选开设计实验九RS232串口数据发送模块设计2设计RS232串口数据发送模块，在PC端串口调试助手上实现数据接收；选开设计实验十RS232串口数据接收模块设计2设计RS232串口数据接收模块，通过PC端串口调试助手发送数据，在FPGA开发板上接收数据后回发至串口调试助手；

4、选开设计实验十一VGA显示驱动设计2应用混合输入设计方法实现VGA的驱动模块，并在VGA显示器上输出彩色条纹；选开综合实验十二NIOS II流水灯设计2利用FPGA内部资源生成CPU并循环点亮多个LED灯；选开综合四、课程考核（1）实验实习报告的撰写要求：实验报告要求格式规范、内容完整、分析全面具体、文字简练通顺。（2）实验实习报告：5次（3）考核及成绩评定：闭卷考试，平时成绩、实验成绩和期末考试成绩综合计算总评成绩五、参考书目1、 王诚，蔡海宁，吴继华. Altera FPGA/CPLD设计（基础篇/高级篇）, 人民邮电出版社, 2011年.2、 徐志军,王金明，尹延辉等. EDA技术与VHDL设计，电子工业出版社, 2009年.3、 刘东华. Altera系列FPGA芯片IP核详解, 电子工业出版社，2014年.4、 Pong，P.Ch