北科计算机体系结构真题及其他习题

1、计算机系统结构习题第一章1. 计算机系统的多级层次结构从上到下的顺序分别是 、 、。2.以往对计算机系统的设计方法有设计和设计，它们分别适用于设计和设计。研究计算机系统结构的重点是，其主要目的是。计算机系统的 3T 性能目标是、 。以为主实现的机器为，由硬件或固件实现的是。3.4.5.6.7.解决可移植的办法有、和。计算机中的两种信息流是和，计算机系统按流分类可分为 、 和。计算机系统结构主要指。8.9.高CPU为了提的利用率，有效的途径是、。10. 计算机系统的主要软、硬件交界面特性包括、。11在系统结构设计中，提高A、提高解题速度C、提高系统的灵活性功能实现的比例会()。 B、减少需要的存

2、贮容量D、提高系统的性能价格比12对计算机系统结构透明的是()。A、数据表示C、虚拟存贮器B、是否使用通道型 IO 处理机D、VLSI 技术（Very large scaleegration）13对汇编语言程序员透明的是( A、IO 方式中的DMAC、信息保护方式)。方式B、浮点数据表示D、程序性中断14系列机应做到()。A、向前兼容，并向上兼容 C、向前兼容，并向下兼容15推出系列机的新机器，不能更改的是( A、原有指令的寻址方式和操作码C、数据通路宽度B、向后兼容，力争向上兼容 D、向后兼容，力争向下兼容)。B、系统总线的组成D、存贮的集成度16不同系列的机器之间，实现移植的途径不包括()

3、。A、用C、模拟B、用的汇编语言D、仿真的高级语言17在计算机系统的多级层次结构中，单条指令执行速度最快的一级是（ ）。A、L5（应用语言）级C、L1（机器语言）级B、L2（操作系统）级D、L0（微程序）级18在计算机系统的多级层次结构中，单条指令功能最强的一级是（ ）。A、L5（应用语言）级C、L1（机器语言）级B、L2（操作系统）级D、L0（微程序）级19简述计算机系统设计中软硬件取舍 3 原则。20硬件在什么意义上是等效的，在什么意义上是不等效的。参考：1 应用语言级 高级语言级 汇编语言级 操作系统级 机器语言级 微程序语言级。2 从上而下从下到上机通用机3 软、硬件交界面计算机系统的

4、性能/价格比4 1 TFLOPS 的计算能力1 TByte 的主存容量1 TBytes 的 IO 带宽5 虚拟机实际机器6高级语言 模拟仿真SISD系列机SIMD7 控制流数据流MI SDMIMD汇编语言程序员任务单一化 操作 10指令系统 数据表示 11.C12.D13.A14.B19. 答：化 吞吐匹配化中断系统程序多道化 系统 I/O 系统17.D18.A15.A16.B在现有器件的条件下，系统要有较高的性能价格比；不要不合理地限制各种组成、实现技术的采用；3） 硬件的设计要考虑如何为提供更好的支持。20.答：硬件在逻辑功能上是等效的，但是，在性能、价格、实现的难易程度上却是各不相同的，

5、硬件执行速度快，灵活性好。即硬件在物理意义上是不等效的。第二章一、概念题1234自定义数据表示中的两种类型是。向量数据的三要素，并由此可推出和。浮点数的基值 rm 可对有影响。最常用的数据表示是（ ）数据表示。A. 定点B. 浮点C. 向量D. 自定义5浮点数的精度主要由（ ）决定。A. 基值 rmB. 尾数的位数C. 补码阶D. 阶的位数?6规格化浮点数的尾数最高一位二进制数（ ）。A. 一定为 1B. 一定为 0C. 任意D. 不一定为 178910在浮点数的下溢处理中，下溢是。按综合误差从小到大对浮点数下溢处理方法是。编码的是。对于 RISC 机器()A.C.B. 寻址方式多D.运算类指

6、令只使用寄存器）无关。指令编码不等长不能器11. 浮点数的基值 rm 与（A. 数的表示范围B. 精度C. 表示比eD. 阶的位数寻址有面向、和等寻址方式。逻辑地址是指，程序在主存中的实际地址称为主存地址。基址寻址是对地址空间到地址空间变换的支持，以利于实现程序的。15. 设浮点数尾数为 16 位原码表示，初值=2H，附加位=1，采用 ROM 查表法使用尾数低 8 位和附加位进行下溢尾数处理的结果为 H。16. 尾数下溢处理中，实现最简单的是()。A截断法C恒置“1”法B舍入法D查表舍入法17. 尾数下溢处理中，平均误差可调节到零的是()。A截断法C恒置“1”法B舍入法D查表舍入法18. 尾数

7、下溢处理中，硬件量最大最复杂的是()。A截断法C恒置“1”法B舍入法D查表舍入法19. 支持动态地址再定位的寻址方式是()。A基址寻址C变址寻址B间接寻址D直接寻址20. 变址寻址的主要作用是()。A支持程序的动态再定位B支持访存地址的越界检查C支持向量、数组的运算寻址 D支持操作系统中的进程调度二、计算绘图题1 分别利用两级描述符和三级描述符描述下列阵列数据。a00 a10 A= a20a30a01 a11 a21a31a02 a12 a22a32a03 a13 a23a33b00 b10B= b20b30b01 b11 b21b31b02 b12 b22b32b03 b13 b23b332

8、 分别用 rm =2 和 8，在不包括符号位在内的 p=3，m=3 且非负阶、正尾数、规格化条件下先列出两种 rm 的规格化浮点数表。分别计算rm =2 和 8 条件下规格化数的个数，数的表示范围及表示比 e。31）2）3）4）有数学表达式 S=（A+B）*（C-D）+E/F-（G+H）*I画出数学表达式的树结构；利用后序遍历法写出其逆波兰表达式；在堆栈机器上写出其各步的计算过程；用HP-3000 堆栈指令对逆波兰表达式编程。4经统计，某机 14 条指令使用频度分别为 0.01，0.15，0.12，0.03，0.02，0.04，0.02，0.04，0.01，0.13，0.15，0.14，0.1

9、1，0.03，? 画HuffmanA 方案的树结构，分别用等长法，HA 方案，扩展法进行编码，同时说明所用扩展方案的理由，并分别计算各种方案编码的平均码长。5. 某机指令字长 16 位，每个地址字段有 4 位，试设计 12 条三地址指令，62 条两地址指令和 31 条单地址指令和 32 条零地址指令，能满足上述要求吗？为什么？如果在保证 32 条零地址指令条件下，且无剩余指令编码，将如何调整以满足要求？并将调整后各类指令编码示意图画出。参考：1 标志符 描述符2址 向量长度 位移量起始地址 有效向量长度3 数的个数 数的范围精度 稀密度4 A5. B6. D指尾数右移过程中丢掉的溢出位查表舍入

10、法、 舍入法 恒置 1 法 截断法。指令使用频度不同时采用不等长编码10 D11. D12 寄存器、堆栈或主存13 程序员编程用的地址物理14 逻辑 物理 动态再定位15 216 A17.D18. D19. A20. C第三章一、概念题1总线控制方式的目的是采用何种方法以获取总线的使用权，以大的类型来讲，两大类总线控制方式是分布式和集中式控制方式。2集中式总线控制方式有串行、独立请求、定时查询和串行与独立请求，其中，速度最快的是独立请求而速度最慢的是串行。总线按其用法来分有和非总线数据宽度（ ）。A与总线数相等C. 每次交换相同的数据量两类。B. 利用一次总线交换的数据量D. 为总线线数的固定

11、倍数5中断系统是由（A. 中断源自己C. 中断处理程序）组成的系统。B. 所有中断源D. 中断逻辑和中断处理程序6. 程序控制传送方式的主要特点是（ ）。A. 对 CPU 利用率高C. 接口电路较简单7. I/O 系统（ ）。B. 有利于外设的速度提高D. 有利于解放CPUA. 有硬件B. 有接口电路和控制程序D.由硬件本身执行入出程序C. 由 CPU 执行入出程序8. 具有多级中断的中断源响应的优先级（ ）A. 全由 CPU 控制C. 用户可以控制9. 总线控制方式是（A. 选用多少条总线B. 用户不能控制D.全由硬件决定）B.采用何种办法获取总线的使用权D. 采用源控式与目控式C. 采用何

12、种类型的总线10.（ ）可称为 I/O 系统。A.程序直接控制传递B. 中断系统C.DMA11. 通道程序由（D.通道）。A.C.B.I/O 指令D.用户组织?通道指令CPU 解释12. 通道（ ）。A. 是一个 I/O 处理装置C. 它不需要中断13数据通路出错引起的中断是(B. 是一个 I/O 处理电路D. 它不是 I/O 系统)。A、机器校验中断 C、外中断14数据通路宽度是在B、访管中断 D、程序性中断里，数据传送的物理宽度。15尽管中断响应次序由硬件排队器固定好了，但中断实际处理完的次序是可以通过修改各中断级处理程序的位，而动态改变。16中断系统软硬件功能分配实质是中断硬件和中断的功

13、能分配。中断嵌套时，在处理某级中断中的某个中断处理过程中是不能被中断请求所中断。字节多路通道适用于连接大量速设备，通道“数据宽度”为 。数组多路通道适用于连接多台速设备，通道“数据宽度”为。选择通道适用于连接多台速设备，通道“数据宽度”为。什么时候产生中断嵌套？二、计算绘图题1. 设中断级位设置如下表：位“1”对应于开放，“0”对应于，各级中断处理程序的中断级1)当中断响应先后次序为 1234，其中断处理次序是什么？2) 如果所有的中断处理都各需要 3 个时间，当正在运行主程序时，同时发生 2、3级中断请求，过两个时间又同时有 1、4 级中断请求，试画出中断响应处理时空图 .2.在采用计数器的

14、集中式定时查询方式中，已知 64 个，要求完成：画出结构示意图；计算所需独立线数；简述工作过程。3. 统有如下所示的通道及子通道流量（KB/S） ：流量 子通道通道子通道12345字节多路10040401010数组多路460520680390130选择620580490520420中断处理程序级别级 屏 蔽 位1234一0000二1011三1000四1010对字节多路通道：计算通道流量；画出一个完整申请周期时空图；计算通道为满足流量要求对每个字节的申请从响应到处理完所需的最长时间； 2)计算通道系统流量。3)若通道系统为整个器系统流量的 1/4,求器流量。4) 若器为单体字节结构，求器的存取周

15、期。参考：1.2.采用何种方法以获取总线的使用权 分布式集中式与独立请求相结合串行独立请求非独立请求定时查询串行串行3.4.14.B5. D6.A7.A8.D9.B10.C11.D12.C13.A同一时钟周期中断级15.16.17.18.19.20.处理程序响应处理程序同级及更低级的其它低高单字节定长块优先级高的中高可变长块21在程序运行中，有更高级别的中断请求出现时产生中断嵌套。第四章一、概念题1管理中的地址映象方式有、和。2 并行主存中多体器的编址方式有、 两种，而对它们的启动方式又有和两种。3体系有两个分支，一个是，评价它的指标是和；而另一分支是，评价它的指标是和。常用的替换算法是，而实

16、现此算法的方法有、。在体系中为扩充主存容量用，为提高访存速度用。6器的总容量 S 是指（A、单元数U 访存空间大小）。B、器的地址线数D、存放二进制总位数7 并行主存系统（A、 必须有多个C、可以是一个）。体体）。器B、只需一个D、不允许多个体体8 虚拟器（A、 没有这种B、它是种主辅存体系结构D、它是一个辅存C、它是主存的部分9 为扩充访存空间且具有高的性能价格比，采用（）。器A、两级器B、增加主存容量C、多体D、虚拟器10 采用组相联映象的 cache器，为了提高等效速度应（）。A. 增加主存容量（cache 大小不变）C. 增加 cache 的块数（块的大小不变）B. 减少组的大小（块的

17、大小不变）D. 减少块的大小（组的大小不变）11 最容易实现的替换算法（）。C、OPTA、FIFOB、LRUD、堆栈法）。12 为提高访存速度而又提高性能价格比，采用（A、 引入 cacheB、 引入虚拟器B、直接提高主存速度D、主存采用多体结构器）。13体系（A、仅一种器 B、任两种）。器C、无替换算法D、必须有映象结构14系统（A、仅一种15 cache器 B、至少有两种器C、就是 cacheD、就是主存器是（）。A、体系B、非体系速度无关的是(C、处于主存内)。C、主存的容量D、扩充主存容量16 与虚拟存贮器的等效A、页地址流B、页面调度策略D、辅存的容量17 地址的映象是建立的对应关系

18、，地址的变换是按建立的地址映象关系，由虚地址的过程。18 页面替换是发生于页面失效，同时又发生的时候。评价存贮器性能的基本要求是、和低价格。评价虚拟存贮器所用替换算法的好坏，主要是看主存率的高低，其次看算法是否易于，以及所需的辅助的多少。在（ 在或：在体系中为扩充主存容量用 Cache）体系中为扩充主存容量用虚拟体系中为提高主存速度用 Cache器。器。器。二、计算绘图题1 某辅存共 8 个页面，每页 1024 字，实际主存为 4096 字，采用页表法进行地址映象，映象表内容如下表所示：列出会发生页面失效的全部虚页号。列出命中页面的全部虚页号。以下地址计算主存实地址：0，3728，1023，1

19、024，2055，7800，4096，6800。2 有一个采用页式管理的虚拟 s，所有页表均放在主存。1)计算页表层次数；器共有 220 个页面，页面容量为 512 个单元，tm=0.25实页号装入位31112030211001002)从查表开始到实现主存需要几次主存？3)从器取一个操作数，从查表开始共用时多少？4)在上述结构中，要求从查表开始到最后实现取出一个操作数时间为 0.25s，此时又要求 tm=？3有一个 cache主存体系结构，cache 只有 3 块，采用全相联映象，LRU 替换算法，cache开始为空，主存块地址流为：2,3,2,1,5,2,4,5,3,2,5,2，tc=0.0

20、2s，tm=0.2s。1）画出随时间推移，cache 中块号的调入、命中、替换变化时空图；2) 计算上述块地址流的cache中率和等效cache 主存时间 tA。4 某页面地址流为 2,3, 2,1,4,2,4,2,3,1,5,2,5,2,3主存页面数 n=3（1）分别利用 FIFO，LRU，OPT 画出页面调进，命中，替换页面变化时空图；（2）分别计算各自中率 。5 有如下页面地址流：2,1,3,1,4,2,5,3,2,1,2,3,4,1,5 利用堆栈技术一次模拟 LRU 在 n=3,4,5条件下页面变化时空图，同时分别命中的页面以及计算它们各自中率。6 有一个 cache主存体系，主存有

21、8 块（07），cache 有 4 块（03），采用组相联映象，每组 2 块，用 LRU 替换算法，设2，5，4，6，4，7，2。cache 开始为空。主存的块地址流为 1，2，4，1，3，7，0，1，画出主存，cache 地址各字段对应关系（标出位数）；画出主存，cache 空间块的映象对应关系示意图；列出随时间推移 cache 中各块的使用状况；(4)对于（3），块失效、块争用的时刻；(5)对于（3），求出此期间 cache时间 tA (设 tm=15ns,tc=2ns)。 p177 4.18 题中率及等效7参考1.2.3.：全相联 直接相联 组相联 段相联体内连续编址体间连续编址中率 H

22、同步启动 异步启动空间利用率 Cache-主存体系虚拟器命H 和等效时间 tARLU虚拟4.5.6.堆栈法器比较对法Cache-主存体系D7.C8.B9.D10.C11.A12.A13.D14.B15.A16.D虚、实地址页面争用虚地址找到实地址19. 大容量高速度20. 命中 实现 软硬件第五章一、概念题1 解决数相关的方法有和。2控制方式中，可能发生的两种等待是和。在流水线中，向量处理的方式有、。在控制方式中的两类相关是和。5 在流水方式中，对全局性相关处理可采用、和。6 向量特性中的相关（）。A、 不利于流水线性能的提高C、有利于流水线性能的提高B、会降低流水线的 FLOPSD、避免相关

23、出现7 阵列流水线是（）。A 宏流水线 B、是二维以上流水线 C、是一维流水线 D、动态流水线8控制方式（）。A、 不影响 CPU 结构C、可提高吞吐率B、CPU 成本低D、可缩短一条指令的执行时间9控制方式（）。A、将两条指令同时处理C、对指令不用划分过程段B、对指令要划分过程时间要完全匹配D、有两条或两条以上指令在不同过程段上执行10 要能实现操作，必须具有（）。A、多个 CPU B、多个处理机 C、多个器D、先行控制11控制中等待执行是因为（）。A、ti 译ti+1 取B、ti 执ti+1 译C、ti 执ti+1 译D、ti 执ti+1 取12控制中等待译码是因为（）。A、ti 译ti+1 取B、ti 执ti+1 译C、ti 执ti+1 取D、ti 译ti+1 取13 静态流水线（）。A、 固定的单功能流水线C、不同时刻只能组成一条不同的流水线B、是多功能流水线D、也是均匀流水线14 动态流水线是（）。A、 在不同时刻可组成数条流水线C、不同时刻只能组成一条不同的流水线B、标量流水线D、向量流水线15 向量特性中的目寄存器（）。A、 某个目寄存又作另一个条的源寄存器C、不同指令使用了同一个目