智能测控系统设计-数据采集(东南大学)

1、智能测控系统设计_数据采集(东南大学)4.1 数据采集系统的结构形式数据采集系统的基本结构多路分时采集单端输入系统多路同步采集分时输入系统多路同步采集多路转换系统数据采样系统基本结构多路同步采集分时输入系统4.2 采样保持器采样保持器基本原理采样保持器基本参数集成采样保持器LF398采样保持器基本原理捕获时间孔径时间孔径抖动保持建立时间传导误差集成采样保持器LF398捕获时间小于10s集成采样保持器AD585捕获时间小于3sAD585连接4.3 多路模拟开关多路开关的主要技术指标多路模拟开关芯片举例多路模拟开关的扩展多路开关的主要技术指标RON:导通电阻；RONVS:导通电阻温度漂移；IC:开

2、关接通电流；IS:开关断开时的泄漏电流；CS:开关断开时，开关对地电容；COUT:开关断开时，输出端对地电容；tON:开关接通时的延迟时间；tOFF:开关断开时的延迟时间；tOPEN:从一个通道的接通状态到另一个通道的接通状态所用时间。多路模拟开关芯片举例单端16通道AD7506差动8通道AD7507RON:400；tON:1.5s；tOFF:1s ；tOPEN:100ns多路模拟开关的扩展A/D转换器的主要性能指标分辨率，一般以位数表示，如12位AD；量化误差，一般为1/2LSB；偏移误差，又称零值误差，即输入零时输出不为零，可用电位器调至最小；满刻度误差，即增益误差；线性度，实际转移特性与

3、理想直线的最大偏差；转换速率，每秒转换的次数，1MSPS=1兆次/秒。AD转换器的分类积分式A/D转换器原理对-uI积分，计数2n-1个对基准电压积分，计数N个积分式ADC芯片举例（ICL7109）主要指标：分辨率12位；转换速度30次/秒；零漂1v/C；电源5V（典型）；输入电压小于4VICL7109积分式ADC的工作过程调零阶段信号积分阶段参考积分阶段快速回零阶段ICL7109积分式ADC的管脚指示转换是否结束高位字节低位字节三态输出便于数据线的连接控制高低字节的输出数据输出选通ICL7109积分式ADC的管脚低电平为直接输出方式，高电平为握手方式有关振荡器的连接运行控制输入信号，握手方式

4、时外设接收数据输入为差分信号ICL7109直接输出模式控制逻辑元件参数积分电阻 积分电容 校零电容：0.33F参考电容： 1F参考电压：输入电压/2，例如参考电压1.024V，则输入满刻度电压2.048VRC振荡频率：f=0.45/RCICL7109振荡器连接选择RC振荡器选择晶体振荡器ICL7109应用逐次逼近式A/D转换器原理逐次逼近式ADC芯片举例AD1674AD1674主要指标分辨率12位；转换时间10s；温漂6LSB；电源15V（模拟电源，典型值）、 5V（数字电源，典型值）；输入电压5V、10V、10V、20V；输入阻抗5k（10V幅度）、10k（20V幅度）；SHA：捕获时间1

5、s、孔径时间50ns、孔径抖动250psAD1674管脚1. VLOGIC，5V2. 12/8，DI，L：8位输出，H：12位输出3. /CS，DI，片选，低有效4. A0，DI，转换时：L，12位转换，H，8位转换；读数时：L，DB4DB11有效，H，DB3DB0有效。5. R/C，DI，H，读操作，L转换操作6. CE，DI，片使能，可用于起动一次操作（读或转换）7. Vcc，15V（或12V）8. REF OUT，10V输出9. AGND10. REF IN，接50，再连REF OUTAD1674管脚11. VEE，15V（或12V）12. BIP OFF，AI，双极偏置端，双极输入时接

6、50，再接REF OUT，单极工作时接AGND13. 10Vin，AI，010V或-5+5V输入14. 20Vin，AI，020V或-10+10V输入15. DGND1619，DO，数字低四位2027， DO，数字高四位28.STS，DO，H，正在转换，L，完成转换内部结构图AD1674真值表单极性输入时参考电源的接法双极性输入时参考电源的接法增量编码原理积分器增量编码信号通过积分器和低通滤波器解调。上升一个台阶编码为1，下降一个台阶编码为0增量编码存在的问题过载噪声：原始曲线的变化率过大，调制曲线跟不上造成的误差。量化噪声：调制曲线和原始曲线之间由于量化造成的误差。由于上述原因，增量编码存在

7、较大的噪声（误差）。总和增量（ - ）编码原理量化误差的微分为高频信号，y1(t)经低通滤波后即可解调对输入信号积分后再进行增量编码。这样降低了信号中高频分量的幅度。- A/D转换器原理说明UI=0V输入为oV时，0和1的个数相等输入为oV时，斜率相等- A/D转换器原理说明UI=1/4UR输入为1/4UR时，1的个数比0的个数多输入为1/4UR时，斜率不等二阶- A/D转换器- A/D转换器的特点1.转换精度高：由先进的原理保证。2.转换速度低：过采样-调制实现A/D转换，牺牲速度换取精度。3.由于采用过采样-调制，所以ADC前端不需要加抗混迭滤波器。- ADC芯片举例ADS1210ADS1

8、211比ADS1210增加了多路转换开关ADS1210/1211的主要指标1.有效分辨率：10Hz时24位，1kHz时20位（加速模式）2.数据输出速度：最高15.6kHz3.PGA增益：1,2,4,8,164.参考电压输出：2.5V，25ppm/C5.偏置电压输出：3.3V。6.时钟频率：最高10MHz7.电源：5VADS1210的管脚功能1.AINP：同相输入2.AINN：反相输入3. AGND：模拟地4. ABIAS：偏置电压输出3.3V5./CS：片选输入6./DSYNC：同步输入信号7.XIN：系统时钟输入8. XOUT：系统时钟输出端（接晶振）9.DGND：数字地10.DVDD：数

9、字电源，5VADS1210的管脚功能11.SCLK:数据传送时钟输入/输出12.SDIO：串行数据输入（也可作输出）13. SDOUT：串行数据输出14. DRDY：数据准备就绪15.MODE：模式控制信号，H主控模式，L从动模式16.模拟电源：+5V17.REFOUT:参考电压输出+2.5V18. REFIN:参考电压入ADS1210的结构框图ADS1210的加速模式ADS1210的输入偏置信号直接输入时，差分电压范围为05V外加偏置可改变输入范围，输入范围也与PGA增益有关ADS1210的标定方式自标定：输入短路标零位，输入接参考标满度ADS1210的标定方式系统零位标定：输入接差分输入端

10、，标零位ADS1210的标定方式系统满度标定：输入接差分输入端，标满值ADS1210的标定方式系统准标定：输入接差分输入端，标零位；输入接参考标满度ADS1210的标定方式系统后台标定： 短路标零位正常转换接参考标满度正常转换（循环再做）ADS1210的主模式和从模式主模式：MODE=H，时钟由ADS1210内部提供，SCLK为输出。从模式：MODE=L，时钟由外部主控制器设定，SCLK为输入，大多数系统使用从模式。睡眠模式：命令寄存器模式位写入110，模拟电路和大部分数字电路被关断。写入新模式可以重新激活。ADS1210内部寄存器ADS1210指令寄存器INSR命令串行口对寄存器进行读或写n

11、个字节ADS1210命令寄存器CMR控制转换器的所有功能命令寄存器的各位（输出数据的范围）命令寄存器的各位作用同输入端/DSYNC命令寄存器的各位命令寄存器的各位加速模式控制位，控制输入电容采样频率和调制速率控制抽取率：数字滤波器中计算单个输出结果所用的调制个数ADS1210数据输出寄存器DOR存放最新的转换结果ADS1210零偏标定寄存器OCR存放零位标定结果ADS1210满度标定寄存器FCR存放满度标定结果三线接口从动模式从动模式接地四线接口从动模式ADS1210应用并行比较式ADC原理(1/2)VR/256(3/2)VR/256(511/2)VR/256只有一个为12n线/n线输出分级式

12、ADC结构又称流水线式ADC或多级式ADC（subranging，pipelined，multistep）如：由两级4位并行式ADC构成8位分级式ADC分级式ADC举例AD9480尺寸12121.2mmAD9480功能框图AD9480管脚AD9480管脚AD9480管脚AD9480管脚AD9480主要参数分辨率8位；转换速率250MSPS；非线性0.5LSB；差分输入电压范围0.5V；共模电压2V；输入电阻10k；输入电容4pF；内部参考电压1V；电源3.3V；功耗452mW；温度范围-40+85CAD9480时序AD9480信号驱动AD9480数据格式4.5 瞬时浮点放大器IFPIFP基本原

13、理三次比较七阶型IFP游标型IFP衰减型IFPIFP基本原理Instantaneous Floating Point Amplifier瞬时：即在一个采样宽度内完成放大器增益的调整，取得最佳增益值。浮点放大器输出：三次比较七阶型IFPA1A7的放大倍数均为22，S0S7只有一个开关导通，S8导通( S0S7 不通)时测量漂移值，并由保持积分器保存，送到输入级补偿。比较上下限增益调整过程7个开关，8种情况28游标型IFP主放大器游标放大器K1K4闭合一个K5K8闭合一个调整过程4.6 高速ADC的控制 中低速ADC一般由单片机直接控制，利用ADC芯片提供的相关信号，如通道选择、片选信号、转换开始

14、控制信号、转换结束状态信号、数据传输高低位控制信号等，进行数据采集的通道控制、转换开始控制、数据传输控制等。但高速ADC的转换速度经常在几十MSPS以上，单片机无法控制，即使是高性能嵌入式控制器、DSP等，也难于完成高速ADC的控制。一般的办法是采用硬件直接控制高速ADC的时序，同时控制数据的传输或保存。选用合适的FPGA或CPLD完成硬件设计。高速ADC的组成 示例：CPLD控制的ADC。高速ADCTLC5510 A/D转换芯片是TLC5510，它是美国TI公司的高速模数转换器，用于视频处理、高速数据转换等领域。采用CMOS工艺制造，精确度为8位，转换频率为20MSPS，采用半闪速结构，内建

15、采样保持电路。FIFO芯片CY7C425 本模块采用FIFO芯片CY7C425作为数据缓存区。该存储器的两个端口时钟是互相独立的，可以同步也可以异步，这使得FIFO的读写口能以不同速度运行。当写信号(W)为低电平时发生写操作。当读信号(R)为低电平时发生读操作。 根据Full和Empty标志来判断存储器全满或空。A/D转换的结果通过写操作不断存入FIFO中，当FIFO满时， Full标志有效，向系统申请中断，DSP响应中断，立即启动DMA，读FIFO中的数据。当读到空时，Empty标志有效，DSP停止读入操作。CPLD芯片EPM7064 EPM7064是Altera公司MAX7000S/AE系列的CPLD产品，E2PROM工艺。采用有限状态机(FSM)完成自动A/D转换和数据存储。根据A/D转换采样时序、FIFO读写时序。在状态ST0给A/D一个采样时钟ADCK的上升沿，同时锁存A/D输出；在状态ST1给出采样数据输出同步信号，同时作为FIFO的写入信号。状态机模块共有3个输入信号和4个输出信号。输入信号：CLK为由DSP系统输出以控制采样速度，